《微型计算机原理与应用》课件第4章.pptVIP

第4章微处理器8086的总线结构和时

序

第4章微处理器8086的总线结构和时序

4.18086的微处理器级总线和系统总线

4.28086系统总线时序

小结

习题四

第4章微处理器8086的总线结构和时

序

4.18086的微处理器级总线和系统总线

微处理器芯片的引脚构成了微处理器级总线。 8086微

处理器采用40条引脚的双列直插式封装。8086处理器级总线

有两项值得注意的特点：

(1)使得处理器具有两种不同的工作方式：最小方式和

最大方式。最小方式意味着仅由一个8086微处理器组成的小

系统。在这种方式中，由8086CPU直接产生小系统所需要

的全部控制信号。最大方式用于实现多处理器组成的系统，

例如8086与8087协处理器共同组成微机系统。

第4章微处理器8086的总线结构和时

序

(2)为减少引脚，采用分时复用的地址/数据总线，因而

部分引脚具有两种功能。

图4.1给出了8086引脚图。下面先说明8086在两种工作

方式下公用引脚的定义，然后按工作方式介绍其它引脚的定

义和系统总线结构。

第4章微处理器8086的总线结构和时

序

图4.18086引脚图

第4章微处理器8086的总线结构和时

序

4.1.1两种工作方式公用引脚定义

引脚功能也就是微处理器级总线的功能。在8086CPU

的40条引脚中，引脚1和引脚20(GND)为接地端；引脚40

(VCC)为电源输入端，采用的电源电压为+5 V(1±10%)；引

脚19(CLK)为时钟信号输入端。时钟信号占空比为33%时是

最佳状态。8086的最高允许时钟频率为5MHz，8086-2为8

MHz，8086-1为10MHz。其余36个引脚按其功能来分，地

址/数据分时复用总线占用20个引脚，控制总线占16个引脚。

具体定义分述如下。

第4章微处理器8086的总线结构和时

序

1.地址/数据总线

8086CPU能提供20条地址总线和16条数据总线与存储

器和I/O设备连接。为减少引脚，采用分时复用方式提供，

共占20条引脚。AD15～AD0(输入/输出，三态)为分时复用地

址/数据总线。所谓分时复用，就是一段时间用作地址总线，

下一段时间用作数据总线。每次执行对存储器读写或对I/O

端口输入输出操作时，都要用一个总线周期时间。每个总线

周期由几个时钟周期T组成。在总线周期的T1期间，地址/数

据总线的低16位作为地址总线输出地址码A15～A0；而在其

它时钟周期T期间，作为双向数据总线D15～D0，输入或输

出16位数据。

第4章微处理器8086的总线结构和时

序

20条线的另外4条即A19/S6、A18/S5、A17/S4和A16/S3(输出，

三态)为分时复用的地址/状态信号线。存储器读写操作总线

周期的T1期间输出高4位地址A19～A16；在I/O端口输入输出

操作时，这4条线不用，全为低电平。在总线周期的其它T

期间，这4条线用来输出状态信息(S6、S5、S4、S3)，但S6始

终为低电平，S5是标志寄存器(即PSW)的中断允许标志位IF

的当前状态，S4和S3组合用来指示当前正在使用的段寄存器，

如表4.1所示。其中S4S3=10表示对存储器访问时段寄存器为

CS， 或者表示对I/O端口进行访问以及在中断响应的总线周

期中读取中断类型号(这两种情况不用段寄存器)。

第4章微处理器8086的总线结构和时

序

表4.1S4和S3的功能

从上面讨论可知，这20条引脚在总线周期的T1状态输

出地址。为了使地址信息在总线周期的其它T状态时仍保持

有效，总线控制逻辑必须配有一个地址锁存器，把T1状态

输出的20位地址锁存输出。

第4章微处理器8086的总线结构和时

序

2.控制总线

控制总线有16条引脚。其中引脚24～31这8条引脚在

两种工作方式下定义的功能有所不同，这将在后