电科-集成电路版图结及性.pptx

下载文档

0
0
约小于1千字
约 34页
2025-03-16 发布于北京
举报
版权申诉
保障服务

电科-集成电路版图结及性.pptx

1、本文档共34页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

JZ1000版图规范总结;加dummy的方式;dummy;dummy的形式;polydummy;建立公共库（pub）;XL调用的cell;Digitalcell画法;D1;D2;D1;INV3X;版图中一些注意事项;版图中的一些注意事项;metal通过空接触;;via相应的多打;label打在边界处;label的选层;metal从电阻上走线;AA之间的距离;电阻端口之间的线宽;版图的一致性;ESD处理;block中有logic和anlog模块;屏蔽线接地;大面积mos-cap均匀打上衬底;verify;路径设置;option设置（A,B端口互换，不滤掉dummy）;option设置（runshort）;option设置（不要虚拟连接）;对sch的建议;Thanks！