组合逻辑电路的分析与设计.ppt

当LT=0，且BI/RBO作输出端，BI/RBO=1时，为测试状态，此时无论A3-A0为何值，a～g=1，7段均应亮，显示“8”，不亮者，该段坏了或者有问题。当RBI=0，且LT=1时，为动态灭零输入工作状态，当BI=0（BI/RBO作输入端）时，为显示器熄灭状态；此时无论A3-A0为何值，a～g=0，7段均应熄灭。（不显示状态）第62页，共98页，星期日，2025年，2月5日如：a=LT·BI/RBO（m0+m2+m3+m5+m7+m8+m9）第63页，共98页，星期日，2025年，2月5日五、数据分配器数据分配器将一个通道上的数据根据分配控制要求送到不同的通道上；实现数据的分配功能。其作用相当于一个单刀多掷开关。从整个器件的组成上看，有一个输入数据端，多个输出数据端，几个分配控制信号线（即地址数据线）。一路数据输入，分成多路输出(注意，是有选择地分配)io第64页，共98页，星期日，2025年，2月5日分配器与译码器十分相似，一般情况下分配器与译码器可相互替代。第65页，共98页，星期日，2025年，2月5日如用3-8线译码器可以实现将一个数据源的数据分配到八个不同通道上的（1-8分配器）功能；连接方法：G1=1，G2B=0，G2A作为数据输入端使用，C、B、A作为分配控制端（即地址线），则3-8译码器变成1-8分配器74138y0y1y7ABCG2A第66页，共98页，星期日，2025年，2月5日（低电平输出有效）。从真值表可以看出：当CBA=001，G2A=0时，Y1=0；G2A=1时，Y1=1；（以G2A=0为例，写出表达式）：Y1=G1·G2A·G2B·C·B·AY1=G1+G2A+G2B+C+B+A=0+G2A+0+0+0+0=G2A即Y1=G2A，Y1是由CBA的地址控制信号决定的；即G2A的数据送到哪个通道上，由CBA地址控制信号决定的。第67页，共98页，星期日，2025年，2月5日第五节数据选择器多路选择器和多路分配器是数字系统中常用的组合逻辑系统。其基本功能是完成对多路数据信号的选择和分配。多路选择器（数据选择器）：功能类似一个多路开关，在地址码(或称选择控制)的控制下，从几个数据输入源中选择一个，并将其送到一个公共的输出端。多路数据输入，选中某一路送到输出端。第68页，共98页，星期日，2025年，2月5日io第69页，共98页，星期日，2025年，2月5日第30页，共98页，星期日，2025年，2月5日由8421编码器的真值表可见：编码工作时，任何时刻只允许一个输入信号为0进行编码，即以输入信号0电平为有效信号进行编码。说明：对应每一个输入信号Ii=0,有一个相应的8421代码ABCD输出。所有输入均为1时，ABCD=0000，为无效编码，则标志S=0；I0=0,其他均为1时，ABCD=0000，为有效编码，则标志S=1；第31页，共98页，星期日，2025年，2月5日由于输出标志S要区分两种输入情况(I9～I0=1和只有I0=0)的输出都是ABCD=0000，因此写S的函数时，可直接以A,B,C,D和I0为输入来写出由于输入信号的排它性，当有一个为0时，其它必为1第32页，共98页，星期日，2025年，2月5日第33页，共98页，星期日，2025年，2月5日第34页，共98页，星期日，2025年，2月5日四、优先编码器对于多个同时出现的信号，在处理时有一个轻重缓急的问题，如同时按下键，同时有多个中断请求等等；推广到信号处理上便是优先编码的问题。优先编码器就是当有两个或两个以上的输入有效时，仅对优先级高的输入进行编码。第35页，共98页，星期日，2025年，2月5日第36页，共98页，星期日，2025年，2月5日类推，其优先关系为：I3——I2——I1——I0；其逻辑函数表达式为：Y1=I2I3+I3 Y0=I1I2I3+I3由于有一些无关因子（均取1），表达式比前面的非优先编码器简单。五、集成优先编码器第37页，共98页，星期日，2025年，2月5日第38页，共98页，星期日，2025年，2月5日第39页，共98页，星期日，2025年，2月5日其中：I0～I7：编码器输入端（低电平有效）；A0～A2：编码器输出端（低电平有效，加下划线）；EI：输入使能信号端（低电平有效）；EO：输出使能端； GS：片优先编码输出端（低电平有效）；当使能输入EI=1时，禁止编码，输出A2、A1、A0全为1，EO、GS均为1，不论8个输入端为何种状态，编码器均处于非工作状态。而当EI=0时，允许编码，在I0～I7输入中，I7输入