微机系统中的微处理器.pptVIP

2.物理地址和逻辑地址对应每个物理存储单元都有一个唯一的20位编号，就是物理地址，从00000H～FFFFFH。分段后在用户编程时，采用逻辑地址，其形式为：段基地址:段内偏移地址逻辑地址段基地址说明逻辑段在主存中的起始位置8086规定段地址必须是模16地址：xxxx0H省略低4位0000B，段地址就可以用16位数据表示，就能用16位段寄存器表达段地址偏移地址说明主存单元距离段起始位置的偏移量每段不超过64KB，偏移地址也可用16位数据表示物理地址和逻辑地址的转换将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址一个物理地址可以有多个逻辑地址逻辑地址 1460:100、1380:F00物理地址 14700H14700H14600H＋100H14700H13800H＋F00H14700H段地址左移4位加上偏移地址得到物理地址HomeBackHomeNextBack3.堆栈内存中一个按先入后出方式操作的特殊区域每次压栈和退栈均以WORD为单位SS存放堆栈段地址，SP存放段内偏移，SS:SP构成了堆栈指针堆栈用于存放返回地址、过程参数或需要保护的数据常用于响应中断或子程序调用9HomeBackHomeNext1.最小模式和最大模式概念(1)最小模式:在系统中只有一个微处理器。三个地址锁存器8282及一片收发接口芯片8286。(2)最大模式：两个或多个微处理器（主处理器、协处理器）。协处理器包括数值运算及输入输出协处理器8087和8089。12.8086/8088CPU的引脚特性8086CPU的40条引脚信号可按功能分可分为四类，它们是：地址总线数据总线控制总线其它(时钟与电源)。MN/MX2（1）最小模式（MN/MX接＋5V）①AD15～AD0地址/数据总线②A19/S6～A16/S3地址/状态总线③BHE/S7高8位数据允许/状态线输出④MN/MX，最小/最大模式控制信号，输入⑤RD读信号输出⑥WR写信号输出⑦M/IO存储器/输入输出控制信号3单击此处添加大标题内容4⑧ALE地址锁存允许信号输出⑨READY(Ready)准备就绪信号输入⑩INTR可屏蔽中断请求信号输入?INTA中断响应信号输出?NMI非屏蔽中断请求信号输入?RESET系统复位信号输入?DEN数据允许信号输出?DT/R数据发送/接收控制信号输出5?HOLD总线保持请求信号输入?HLDA总线保持响应信号输出?TEST测试信号输入?CLK时钟输入信号输入?VCC(+5V)GND输入8086CPU工作在最大模式时，24～31引脚需重新定义6（2）最大模式（MN/MX接地）7①QS1/QS0指令队列状态信号②S2、S1、S0总线周期状态信号③LOCK总线封锁信号④RQ/GT1和RQ/GT0总线请求信号输入/总线请求信号允许输出，协处理器使用BackNextBack3.8086CPU的系统配置8图2.6最小模式下的系统典型配置图2.11最大模式下的系统典型配置HomeBackHomeNextBack8086CPU的最小/最大工作模式比较条件特点应用9HomeBackHomeNextBack1.系统复位和启动信号：RESET复位时:CS:FFFFHIP:0000H标志寄存器清零1HomeBackHomeNextBack2.总线周期注：不同CPU的总线周期不同定义组成CPU访问（读或写）一次存储器或I/O接口所需要时间，称为一个总线周期。由多个时针周期组成。2HomeBackHomeNextBack扩展总线周期等待周期——Tw插入