微处理器与系统结构.pptVIP

“读”总线周期即CPU将存贮器单元或I/O端口中的数据取出并读入CPU内部寄存器中的总线周期。“写”总线周期即CPU将内部的寄存器中的数据写入存贮器单元或I/O端口中的总线周期。2.3.3总线操作时序8086/8088CPU在执行读写存储器单元指令，I/O端口访问指令，或者装填指令队列缓冲器时，都需要执行一个总线操作。在总线操作时，地址信息、数据信息和控制信息应按照一定的时序工作，总线操作时序反映计算机系统正常工作的状态。图2.78086CPU的基本读写总线时序图2.4.1存储器的标准结构在计算机系统中，存储器由若干个存储单元组成，而每个存储单元中所含二进制数位的个数根据存储器芯片型号而不同。地址线担负着寻址存储器单元的工作，数据线担负着传送存储单元中二进制数位的工作。关于存储单元中二进制数位的个数及数据存储顺序有如下定义。微机系统原理及接口技术应用电子科技大学微机系统原理及接口技术应用电子科技大学第二章微处理器与系统结构总学时102.1 微处理器的性能指标2.2 8086微处理器结构2.3 8086总线操作及时序2.4 8086的存储器及I/O组织结构2.5 80X86微处理器结构2.1微处理器的性能指标0102指令是计算机完成某种操作的命令，由微处理器芯片设计人员定义。2.1.2指令数字长指微处理器在存储、处理、交换二进制信息时，一次能操作的最大二进制数位。(内外数据线宽度)2.1.1字长运算速度是计算机完成操作的时间指标，也是衡量计算机性能的重要指标。运算速度访存空间是指微处理器能访问的存储器单元容量，由微处理器的地址总线宽度确定。访存空间它是在内存储器和外存储器（软盘、硬盘或光盘）之间增加一定的硬件和软件支持，使两者形成一个有机整体，使计算机系统能运行比实际配置的内存容量大得多的任务程序。02虚拟存储空间是指通过硬件和软件的综合来扩大用户可用存储空间的技术。012.1.5虚拟存储空间多处理器系统多处理器系统是指微处理器具有协处理器接口。01指令作业方式串行、并行01微处理器芯片的制造工艺012.28086微处理器结构内部结构寄存器结构引脚特性总线特性与8088处理器的比较工作模式8086外观示意图8086微处理器的内部结构图2.18086CPU顺序流水线结构分成两个部分即执行单元(EU－ExecutiveUnit)和总线接口单元（BIU－BusInterfaceUnit)。执行部件EU主要负责指令执行，数据的处理、加工，不直接与外部三总线接驳。总线接口单元：主要负责指令代码的预读取、二十位地址信号的生成以及MPU与外部之间数据的交换三大功能。运算器算术逻辑单元ALU状态标志寄存器FR暂存寄存器通用寄存器组通用数据寄存器：AX（AH、AL）、BX（BH、BL）、CX（CH、CL）、DX（DH、DL）通用地址寄存器：SP、BP、SI、DIEU控制单元指令队列缓冲器ISQ指令指针寄存器IP段寄存器代码段寄存器CS数据段寄存器DS堆栈段寄存器CS附加段寄存器ES20位地址产生器总线控制逻辑地址线（数据线/状态线）分时复用图2.28086CPU寄存器阵列2.2.28086微处理器的寄存器结构20位地址产生器将由段寄存器保存的段首地址左移四位和由IP或EU部件提供的16位偏移地址EA（EffectAddress）相加，形成20位的实际地址PA（PhysicalAddress）。称16位段首地址和16位偏移地址为逻辑地址，称20位实际地址为物理地址。12图2.320位物理地址的产生PA=（段首地址×16）＋偏移地址2、状态标志寄存器FR8086CPU中的状态标志寄存器FR是惟一可位操作的16位寄存器，仅用了其中的9位作为标志位，有6个状态标志位和3个控制标志位。OFDFIFTFSFZFAFPFCF1507311指令指针寄存器IP指令指针寄存器IP是一个16位的寄存器，与代码段寄存器CS配合使用。CS确定代码段的段首地址；IP确定代码段中的偏移地址。由CS、IP共同确定当前要执行指令机器码的20位存放地址。在程序设计中，不能用赋值指令改变CS、IP中的值。2.2.38086微处理器的引脚特性STEP5STEP4STEP3STEP2STEP1DIP—DualInlinePackage双列直插式封装QFP—QuadFlatPackage方形平面封装8086CPU芯片的外