数字化测量技术.pptxVIP

数字化电气测量系统设计上海交通大学电气工程系罗利文

数字化电气测量系统基本构成

5.1数据采集系统（S/HA/D）集中式多路分时采集多路同步采集分布式利用计算机网络将分散的数据采集站点联接成一个大的数据采集系统

按照是否多路共用采样保持器S/H，多路模拟输入通道可分为：1集中式数据采集2多路分时采样3不强调多路输入数据的相关性4分布式数据采集5多路同时采样6强调多路输入数据的相关性，如同时采样电压和电流计算功率、阻抗等。7

每个采集站都可成为数据采集系统不要求实时数据，一般用于设备的数据维护和管理

5.2数字化电气测量常用MCU或DSP特点可用的微处理器种类非常多：8位MCS-51系列、16位TI-430系列、16/32位ARM系列以及16/32位DSP系列。不同点：体系结构：Von-NeuMann，Harvard(程序设计阶段不可见)存储器容量：几K-数兆Bytes运行速度：1us-几ns相同点（可能的）片上外围接口（On-ChipPeripherals）：A/D转换输入接口、外部中断输入接口、外部事件计数输入接口、显示接口（LED、LCD）、通信接口（I2C、SPI、SCI、CAN、USB）；脉冲捕捉接口（Capture）、正交编码脉冲接口（QEP）编程及调试平台：IAR，Keil调试工具：Jtag仿真器

On-ChipA/D

模拟调理电路输出正极性0-3V/5V电压送微处理器片上A/D接口输入。参考电压（Referencevoltage）一般由片内提供。（1.25V/2.5V）微处理器片内时钟振荡电路输出的时基信号经过可编程的分频器，为A/D转换提供时钟信号。硬件条件：01A/D接口控制寄存器中的启动转换控制位一旦有效，将启动一次A/D转换。A/D转换所需时间（conversiontime）与A/D转换时钟信号周期成正比，但最快转换时间则取决于ADC器件的性能。一旦A/D转换完成，状态寄存器中的完成标志被置位，并向CPU发出A/D中断申请，CPU响应该中断请求，自动转入A/D转换结束中断服务子程序，读取A/D转换结果。A/D转换通常都是等时间间隔进行的，所以启动A/D转换可以放在定时中断服务子程序中，而读取A/D转换结果的程序仍然需在A/D转换结束中断服务子程序中。定时启动A/D转换的时间间隔长度应大于A/D最快转换时间和A/D转换结束中断服务子程序的执行时间之和。软件编程02

定时/计数器接口电路本质上就是脉冲计数器。如果输入脉冲信号为时基脉冲（频率为f0），在某段时间?t内，脉冲计数器输入脉冲的个数为N，则时间间隔?t=N/f0；如果输入脉冲为从引脚输入的非周期性脉冲，则只能完成脉冲计数，无法计算时间间隔。定时/计数器接口电路可以设定在定时器方式或计数器方式，定时时基信号也可以通过编程选择。定时器产生的定时间隔=（定时器最大计数值-定时器计数初值）*时基信号周期。例如一个16位定时器，时基信号周期为1?s，编程设定计数初值为0。一旦启动定时器工作，定时器就开始对输入时基脉冲计数，每输入一个脉冲，定时计数器就加1，直到定时计数器为0xFFFF，此时再来一个脉冲，定时计数器就溢出，同时会产生一个定时器溢出中断，通过对该中断事件的编程可以实现等时间间隔的A/D采样、指示灯闪烁、DRAM的动态刷新、单次或周期性脉冲输出以及生成PWM脉冲等一系列任务。

用于电气测量和控制的微处理器一般都配有片上脉冲捕捉单元，该接口单元与定时器硬件电路配合可以快速完成对输入脉冲发生跳变（通过编程可以选择上升沿、下降沿或两者）时刻的捕捉。以TI-C2000DSP为例，DSP的CAP单元内部有一个两单元FIFO堆栈，如果通过编程设定CAP单元的输入为上升沿。当输入为周期性的脉冲时，假设当前FIFO堆栈内容为空，第一个上升沿到来时，CAP单元控制电路立即将选定定时器中的计数值推入两级FIFO的顶层，当第二个上升沿到来时，CAP单元控制电路又立即将定时器中的计数值推入两级FIFO的底层，这样相邻两次上升沿到来的时刻以定时计数器数值的形式记录在两级FIFO堆栈单元中。当两级FIFO堆栈单元满时，CAP单元向CPU发出中断申请，CPU响应该中断并转入中断服务程序，通过连续两次读FIFO堆栈，就得到两次上升沿到来的时刻，也即得到周期性脉冲输入的周期。利用CAP单元很容易测量交流电的频率或周期。由于脉冲跳变时刻的捕捉是通过硬件电路完成的，捕捉时延一般只有ns级，而且这种时延因为只取决于捕捉电路本身，所以是固定的，不会因为程序设计不同而不同。

在电机的闭环调速控制中，需要实时测量电机的转子轴机械位置和转速。光电编码器输出三个信号：正交脉冲A、B和方向信号DIR。QEP电路可以对固定在电机轴上的光电编码器产生的正交编码脉冲A、B路信号进行解码和计数，