基于DSP的mp3的设计.pptxVIP

第四组组长：杨舒婷组员：覃吉渊邓晓蕾刘洋宣章洋张凡邸健帅高搏杨玉张通

字硬件要求软件要求1、能够存储一定量的MP3码流文件，供解码系统使用。2、能够对MP3码流进行解码，从MP3格式恢复成PCM码流。3、能够把解码后输出的PCM码流通过扬声设备，如耳机、音箱等播放出来。4、能够满足系统的功率要求。1、能够从数据存储介质中读取MP3码流数据，要能保证数据读取的速度满足系统的需要；能够正确定位MP3文件数据的地址和文件长度，为后期进行歌曲选择打下基础。2、能够正确对MP3码流进行解码，并且以所需要的格式和方式输出。3、能够正确协调硬件各个模块的工作，提供正确的芯片控制信号。

方案设计选择录取以通用数字信号处理器(DSP,DigitalSignalProcessor)为核心，搭建相应的外部电路形成一个系统，解码功能通过对数字信号处理芯片编程来实现。方案二：使用专业的MP3解码芯片，辅以简单的外围电路实现。方案一：贰壹

系统结构框图

系统硬件模块

DSP芯片选取

--杨舒婷

TMS320C6711DSP处理系统TMS320C6711TMS320C6711是美国TI公司的高速浮点DSP芯片。↖功能方框图

TMS320C6711处理器由三个主要部分组成:CPU内核、外设和存储器。CPU中8个功能单元可以并行操作，这些功能单元被分成类似的两套，每套由4个基本功能单元组成。CPU有两组寄存器，每组寄存器由16个32位寄存器组成。由于在运行期间个做硬件数据相关性的检查，所以程序的并行性在编译时就被确定。片内程序存储器的总线宽度为256的，使每个周期可取8条32位指令。1TMS320C6711芯片包括片内程序存储器和数据存储器，有些芯片将这些存储器作为高速缓冲存储器。外设包括直接存储器访问(DMA)、低功耗逻辑、外部存储器接口、串口、扩展总线或主机口和定时器等。2TMS320C6711组成

运行速度快。指令周期为6ns，峰值运算能力为1336MIPS,对于单精度运算可达1GFLOPS，对于算精度运算可达250MFLOPS.硬件支持IEEE格式的32位单精度与64为双精度浮点操作。继承了32*32bit的乘法器，其结果可为32或64bit.TMS320C6711的指令集在C62的指令集基础上增加了浮点执行能力，可以看作是C62指令集的超集。与C62系列芯片一样，由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，这个系列的芯片适合用于基站数字波束形成、图像处理、语音识别等对运算能力和存储量有高要求的应用场合。TMS320C6711特点

0102JTAG仿真接口电路-覃吉渊

为什么需要JTAG仿真测试？2025/4/14JTAG(JointTestActionGroup，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（TestAccessPort，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-SystemProgrammable在系统编程）功能，如对FLASH器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。设计一个DSP系统，一般必须考虑系统的软、硬件调试，调试DSP系统一般离不开DSP仿真器，而仿真器通过仿真接口实现与DSP之间的数据交互。

JTAG仿真测试2025/4/14连接测试组（JTAG）接口用于连接最小系统和仿真器，实现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。一般情况下，最小系统板需要引出双排的14脚插针，图中引脚间隔为0.1英寸，引脚宽度为0.025英寸，引脚长度为0.235英寸。在大多数情况下，如果开发板和仿真器之间的连接电缆不超过6英寸，可采用上述接法，在EMU0和EMU1接上拉电阻4.7K。

JTAG电路2025/4/14

JTAG测试的两大优点：2025/4/14方便芯片的故障定位,迅速准确地测试两个芯片管脚的连