微处理器内部结构.pptxVIP

第2章微处理器内部结构2.1微处理器功能结构2.2IA-32微处理器寄存器

微处理器功能结构微处理器基本结构8086的功能结构IA-32的功能结构IA-32微处理器寄存器整数寄存器浮点及多媒体寄存器微处理器存储器组织IA-32工作方式实方式的逻辑段保护方式的段页管理本章内容

“功能”结构观察角度01程序员和使用者目的02掌握一个CPU的工作性能和使用方法注意差别03≠（CPU的物理结构和实际布局）042.1微处理器功能结构

2.1.1微处理器基本结构（8位为例）算术逻辑单元ALU累加器标志寄存器

可编程寄存器 Programmable通用寄存器专用寄存器

读取指令↓指令译码↓执行指令指令处理单元CPU控制器指令执行过程

2.1.28086/8088的功能结构8086/8088CPU的结构框图执行指令取指令、读操作数、写结果指令流数据流

8088/8086的内部结构EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑ALU数据总线16位(内部总线)地址加法器20位地址总线8(8088)/16(8086)位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSEP暂存器8086/8088三总线

8086的功能结构取数运算

CPU执行指令的过程过程1.取指（fetch）2.译码（decoding)3.计算有效地址（EA：EffectiveAddress）4.取操作数5.执行指令6.存储运算结果关键寄存器地址寄存器AR(AddressRegister)数据寄存器DR(DataRegister)指令寄存器IR(InstructionRegister)指令译码器ID(InstructionDecoder)

指令预取手段：指令队列(Queue)作用BIU顺序预取后续指令?指令队列实现流水线（InstructionPipeline）操作取指（属BIU）并行于指令译码和执行（属EU）预取条件指令队列中有1个/2个（8088/8086）以上的字节空间，且EU未申请读写存储器总线周期：CPU访问一次存储器或I/O接口所需的时间

例：程序指令的执行过程例如：若要求机器把两个数7和10相加预先，把一条条指令写入存储器中在执行时，机器把这些指令一条条地取出来，加以翻译和执行指令 机器码MOVAL，7 B0 7ADDAL，10 04 0AHLT F4

第一条指令的取指过程00000000OI2ALUI1ALBLPLAIDIR10110000DBAB+1……EABCARD读FDR0001020304GPC取第一条指令的操作示意图+100?00?10110000PC的内容(00H)送AR(AddressRegister)PC+1?PC(01H)00H经AB送至存储器，经地址译码器选中00H单元。CPU给出读命令。(00H)=B0H读至DB(DataBus)10110000B0H送至DR(DataRegister)DR把B0H送IR经ID译码发出对应操作

?取指令第二字节的过程如下图所示。000001000100000111OI2ALUI1AL00000111BLPLAIDIR00000111DBAB+1……EABCARD读FDRGPC1000000001取立即数的操作示意图+10100000111PC的内容01H送ARPC+1?PC(02H)01H经AB送至存储器，经地址译码选中01H单元。CPU发出读命令。(01H)=07H读至DB0000011107H送DRAL0000011107H由DR通过内部DB送至AL。

IA-32（IntelArchitecture-