AD9959数据手册中文版_ad9959中文数据手.docx

Code711.cn

AD9959实现调频调幅调相的主要思路

AD9959初始化（配置io口的模式频率什么的）?根据时序写地址和写数据（查看芯片手册的模式部分的时序根据时序写入地址和数据，地址由寄存器部分查看地址和功能）?上层输入地址和需求幅度和频率

正文

AD9959操作理论

总述

AD9959由四个直接数字合成器（DDS）内核组成，可在每个通道上提供独立的频率，相位和幅度控制。这种灵活性可用于校正由于模拟处理（例如滤波，放大或与PCB布局相关的不匹配）而导致的信号之间的不平衡。

因为所有通道共享一个公共系统时钟，所以它们本质上是同步的。支持多个设备的同步。

AD9959最多可以对频率，相位或幅度（FSK，PSK，ASK）进行16级调制。通过将数据应用到配置文件引脚来执行调制。此外，AD9959还支持频率，相位或幅度的线性扫描，适用于雷达和仪表等应用。AD9959串行I/O端口提供多种配置，以提供极大的灵活性。串行I/O端口提供SPI兼容的操作模式，该模式实际上与早期的AnalogDevices，Inc.DDS产品中的SPI操作相同。

四个数据引脚（SDIO_0/SDIO_1/SDIO_2/SDIO_3）提供了灵活性，它们允许四种可编程模式的串行I/O操作。

AD9959采用先进的DDS技术，可提供低功耗和高性能。该器件集成了四个集成的高速10位DAC，具有出色的宽带和窄带SFDR。每个通道都有一个专用的32位频率调谐字，14位相位偏移和一个10位输出比例乘法器。

DAC输出以电源为基准，并且必须通过电阻或AVDD中心抽头变压器端接到AVDD。每个DAC都有自己的可编程基准，以使每个通道具有不同的满量程电流。

DDS用作高分辨率分频器，REFCLK作为输入，而DAC提供输出。REFCLK输入源是所有通道共用的，可以直接驱动，也可以与集成的REFCLK乘法器（PLL）结合使用，最高可达500MSPS。

PLL倍增系数可在4到20的范围内以整数步进行编程。REFCLK输入还具有一个振荡器电路，以支持外部晶体作为REFCLK源。

晶体必须在20MHz和30MHz之间。该晶体可与REFCLK乘法器结合使用。

AD9959采用节省空间的56引脚LFCSP封装。DDS内核（AVDD和DVDD引脚）由1.8V电源供电。数字I/O接口（SPI）的工作电压为3.3V，要求将DVDD_I/O（引脚49）连接到3.3V.AD9959的工业温度范围为?40°C至+85°C

DDS芯片

AD9959具有四个DDS内核，每个内核均由一个32位相位累加器和相-幅度转换器组成。当相位累加器被计时并且相位增量值（频率调谐字）大于0时，这些数字模块一起生成数字正弦波。相-幅值转换器同时通过cos（θ）将相位信息转换为幅度信息。

每个DDS通道的输出频率（fOUT）是每个相位累加器的翻转率的函数。下式给出了确切的关系：

其中：fS是系统时钟速率。FTW是频率调谐字，并且为0≤FTW≤231。232表示相位累加器容量。因为所有四个通道共享一个公共系统时钟，所以它们本质上是同步的。

DDS核心架构还支持对输出信号进行相位偏移的功能，该功能由通道相位偏移字（CPOW）执行。CPOW是一个14位寄存器，用于存储相位偏移值。该值被加到相位累加器的输出上，以补偿输出信号的当前相位。每个通道都有其自己的相位偏移字寄存器。此功能可用于将所有通道以彼此之间已知的相位关系放置。相位偏移的确切值由以下公式给出：

数字到模拟转换器（DAC）

AD9959内置四个10位电流输出DAC（数模转换器）。DAC将数字代码（幅度）转换为离散的模拟量。可以将DAC电流输出当作具有高输出阻抗（通常为100kΩ）的电流源。与许多DAC不同，这些电流输出需要通过电阻或中心抽头变压器端接到AVDD，以实现预期的电流。每个DAC具有互补的输出，可提供合并的满量程输出电流（IOUT+IOUT拔）。输出始终吸收电流，并且它们的总和在任何时间点都等于满量程电流。满量程电流通过外部电阻（RSET）和“工作模式”部分中讨论的可扩展DAC电流控制位来控制。电阻RSET连接在DAC_RSET引脚和模拟地（AGND）之间。满量程电流与电阻值成反比，如下所示：

组合DAC输出的最大满量程输出电流为15mA，但将输出限制为10mA可提供最佳的无杂散动态范围（SFDR）性能。DAC输出电压合规范围为AVDD+0.5V至AVDD-0.5V。超过该范围产生的电压可能会引起过多的谐波失真。应适当注意负载终端，以将输出电压保持在其合格范围内。超过此范围可能会损坏DAC输出电路。

工作模式

AD9959可以同时执行多种模式组合