数字显示频率计的设计.pptxVIP

数字显示频率计的设计电气学院电工电子基础中心可编程逻辑器件（PLD）设计方案

设计步骤——选择可行的方案，进行单元电路设计1安装(下载)调试——先进行单元电路的调试，然后进行产品的调试。2总结整理——实验总结报告3设计要求——确定产品的性能指标4数字显示频率计的研制过程

一、设计要求用PLD器件ispLSI1016及4只7段动态显示数码管（一只用于量程显示）设计一只数字频率计，要求：测频范围10.0Hz～9.99KHz；测量误差小于等于1%。响应时间不大于15秒。具有超量程显示功能。频率计分成三个频段进行设计：序号频率范围显示110.0Hz～99.9Hz2100Hz～999Hz31.00KHz～9.99KHz

设计一个具有异步清零、计数/保持功能的10×10×10进制加法计数器。设计频率计的控制电路，要求能产生10秒、1秒的闸门用相应的清零、锁存脉冲。设计频率计的自动量程转换电路，要求能手动控制频段转换，超量程显示。将上述设计构成频率测量电路，并进行测试。设计12位信号锁存电路、动态选通电路、显示电路、译码电路。构成一个完整的显示控制电路，并进行测试。最终实现自动频段转换的3位数显频率计。0302050104二、设计步骤

四、实验总结报告频率计设计要求及方案分析。频率计的整体设计思想及设计框图。提供频率计单元电路（计数器、控制电路、自动量程转换电路、显示选通电路等）的具体设计说明、源程序及整体设计电路图。频率计设计的重要调试过程，遇到具体问题的解决方法。记录您设计的频率计的测频结果（高．中．低三频段），并对测频精度、响应速度及量程转换过程等作出分析。您对扩大本频率计的功能．提高频率计的性能有何设想（要提供设计思路）？谈谈用PLD器件设计数字电路的体会，您认为用PLD器件较之用传统中规模数字器件设计数字系统有什么优缺点。总结本次设计的收获、存在问题，并对选题、设计调试过程中的指导等方面提出您的意见与建议。

原理框图(静态显示)计数器锁存器译码电路整形控制电路闸门控制信号清零脉冲信号锁存脉冲信号FX4444448888

原理框图(动态显示)扫描选择计数锁存器显示电路译码电路整形控制电路与自动量程闸门控制信号清零锁存信号量程控制信号FX44448

电路图显示模块锁存器计数器动态显示选通锁存器锁存器计数器计数器自动量程转换译码器控制电路分频器1KHz输入信号1Hz8Hz显示选通小数点溢出

10×10×10进制计数器01控制电路02自动量程转换0310分频电路0412位锁存器05动态显示选通电路06显示电路07显示译码电路08频率测量电路09动态显示电路10数显频率计电路11电路单元

10×10×10进制加法计数器

输入信号：CLK－输入脉冲；CLR－清零脉冲；C_H－保持信号（以后称为：闸门信号）（C_H＝0保持，C_H＝1允许计数）。输出信号：QQ=Q3,Q2,Q1,Q0=[Q3..Q0]。逻辑关系：当C_H＝0时，输出保持不变。当C_H＝1时，⑴输出9，QQ=QQ+1。输出≥9，QQ=0。十进制加法计数器

要点复习（一）注意电路图的层次化用文件扩展名来了解文件类型不带时钟的赋值（组合输出）运算符（＝）带时钟的赋值（寄存输出）运算符（:＝）赋值运算：组合信号输出‘COM’（例：apinistype‘com’;）寄存器信号输出’REG’（例：apinistype‘reg’;）管脚及节点属性：@Dcset（随意值的设置）：用随意条件来帮助优化不完全规定的逻辑函数。指示字的使用：

.C.-上升沿时钟输入.X.-无关项注意：特殊常量值用大小写均可，但是前后两个“．”不能省略！特殊常量：时序电路中的点扩充命令：.CLK－时钟输入（例：QQ.CLK=CLK;QQ的时钟信号为CP）.AR－异步寄存器复位（例：QQ.AR=CLR;QQ的异步复位信号为CLR）.FB－寄存器反馈（例：QQ:=QQ.FB+1;QQ输出＋1）.LH－锁存器的锁存使能（例：QQ.LH=LOCK;QQ的锁存使能信号为LOCK）要点复习（二）

在菜单中选取Edit\Symbol，选取需修改的符号，进入SymbolEditor图形编辑窗口，根据需要进行修改。原理图中的符号修改：在菜单中选取Add\SymbolAttribute，根据需要进行修改。原理图中的符号属性修改：在菜单中选取Add\InstanceName，根据需要进行修改。原理图中的图符编号修改：在菜单中选取Add\NetName，根据需要进行修改。原理图中的导线属性修改：要点复习（三）

页面设置：File\SheetSetup。1图符编辑：Edit\symble。2绘图顺序：Symble\Wire\NetName\I/OMaker。3文件名与图符名：一定要有区