微电子概论（第3版）课件 第5章　微电子系统设计.pptx

IntroductiontoMicroelectronicsThirdEdition《微电子概论》（第3版）

5.1.1TTL电路5.1双极数字电路单元电路设计5.1.2ECL电路和I2L电路目录

概述晶体管-晶体管逻辑（Transistor-Transistor-Logic，TTL）电路发射极耦合逻辑（Emitter-CoupleLogic，ECL）电路集成注入逻辑（IntegratedInjectionLogic，I2L）电路TTL电路用于输出大功率、高速场景ECL电路用于超高速场景I2L电路用于高密度场景，速度介于TTL与CMOS之间

5.1.1TTL电路工艺：双极型工艺制造应用场景：高速度、大功率；缺点：高功耗由Rb、Rc、VT5构成泄放网络Rb使得VT6比VT5晚导通，使得VT2发射极电流注入VT5，改善了电压传输特性VT5饱和后，VT6导通，分流，降低VT5饱和截止时，VT6基极无泄放回路，晚截止，加速VT5泄放，提高性能常见电路：集电极开路门、三态门；SN54/74系列电路

5.1.1TTL电路肖特基TTL电路，SchottkyTTLTTL电路开关速度较高，但是受限于饱和深度，速度未能进一步提升，同时集成度较低STTL降低了饱和深度，有效克服了多发射极晶体管的反向漏电电流，减小了寄生pnp管效应，提升了TTL电路速度

5.1.2ECL电路和I2L电路ECL优点：非饱和型电路，工作时晶体管在放大和饱和两个状态之间切换，速度更高ECL缺点：功耗大，抗干扰能力弱ECL应用场景：极高速场景两输入ECL或/或非门电流开关，完成或/或非逻辑功能参考电源，提供定偏晶体管VT2基极偏置电压射极开路跟随器，输出级，降低输出阻抗，降低输出阻抗、缓冲隔离、电平移位

5.1.2ECL电路和I2L电路I2L优点：集成度高，工艺兼容其他双极集成电路，成本低I2L组成：一个横向pnp，一个倒置的多集电极npnI2L特点：是单端输入多端输出的非门，集电极开路输出，完成“线与”逻辑；电路形式简单，器件少，pnp管代替电阻，即是本级反相器的电流源，又是前级负载当A为1时，npn管导通并进入深饱和，输出低电平当A为0时，npn管导截止，输出高电平（后级也为I2L电路）

IntroductiontoMicroelectronicsThirdEdition《微电子概论》（第3版）郝跃贾新章史江一

5.2.1静态CMOS电路5.2CMOS数字电路单元电路设计5.2.2CMOS有比电路和动态电路目录

1.基本单元二进制数字电路以布尔代数为基础，通过二进制逻辑运算完成特定功能，和布尔逻辑对应，静态CMOS逻辑门通常通过非门、与非门、或非门组合实现

1.基本单元由两部分构成：PMOS管组成的上拉网络，NMOS管组成的下拉网络上拉网络和下拉网络完成同样的功能，互补，同时只有一个是通的上拉网络和电源相连，导通时输出高电平“1”下拉网络和地相连，导通时输出低电平“0”PUN和PDN组成的互补逻辑门F(In1,In2,…InN)上拉网络：当F(In1,In2,…InN)=1时，使F连至VDDVDDIn1In2InNIn1In2InNPUNPDN……下拉网络：当F(In1,In2,…InN)=0时，使F连至VssVss

1.基本单元NMOS晶体管传递一个强“0”或弱“1”信号当A?B=1时，串联组合导通当A+B=1时，并联组合导通晶体管可以看成是一个由其栅极信号控制的开关。当栅极控制信号为高时，NMOS开关闭合，为低时断开。

1.基本单元当栅极控制信号为低时，PMOS开关闭合PMOS晶体管传递一个强“1”或弱“0”信号当A?B=A+B=1时，串联组合导通当A+B=A?B=1时，并联组合导通

1.基本单元根据DeMorgan定理，PUP与PDN互为对偶网络。A?B=A+BA+B=A?B上拉网络中的并联相应于下拉网络中的串联。AND=NAND+INV互补门总是反相的。

2.传输管与传输门传输管：PMOS、NMOS单独构建开关，传输信号InputsSwitchNetworkOutOutABBB优点：N个晶体管，面积小；无静态功耗缺点：有电压损失

2.传输管与传输门传输门：PMOS、NMOS并联构建开关，传输信号弥补了传输管的电压传输损失多用于数据选择器

IntroductiontoMicroelectronicsThirdEdition《微电子概论》（第3版）郝跃贾新章史江一

5.2.1静态CMOS电路5.2CMOS数字电路单元电路设计5.2.2CMOS有比电路和动态电路目录

1.有比逻辑特点：电路功能取决于上下拉网