原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
2.2常用的组合逻辑模块是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有加法器、编码器、译码器、多路选择器、多路分配器和数字比较器等。一位加法器半加器全加器多位加法器串行进位加法器超前进位加法器一、加法器（实现二进制加法运算的电路）第63页，共129页，星期日，2025年，2月5日1.半加器（HalfAdder）两个1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=Si(和)?Ci(进位)第64页，共129页，星期日，2025年，2月5日逻辑图曾用符号国标符号半加器（HalfAdder）SiAiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式第65页，共129页，星期日，2025年，2月5日2.全加器（FullAdder）两个1位二进制数相加，考虑低位进位。Ai+Bi+Ci-1(低位进位)=Si(和)?Ci(向高位进位)1011---A1110---B+---低位进位100101111真值表标准与或式ABCi-1000001010011100101110111SiCiABCi-1SiCi0010100110010111---S高位进位←0第66页，共129页，星期日，2025年，2月5日卡诺图全加器（FullAdder）ABC01000111101111SiABC01000111101111Ci圈“0”最简与或式圈“1”第67页，共129页，星期日，2025年，2月5日逻辑图(a)用与门、或门和非门实现曾用符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci≥1111AiSiCiBiCi-1≥1第68页，共129页，星期日，2025年，2月5日(b)用与或非门和非门实现≥1≥1111CiSiAiBiCi-1第69页，共129页，星期日，2025年，2月5日3.集成全加器TTL：74LS183CMOS：C661双全加器1234567141312111098C661VDD2Ai2Bi2Ci-11Ci1Si2Si1Ci-12Ci1Ai1BiVSS74LS183VCC2Ai2Bi2Ci-12Ci2SiVCC2A2B2CIn2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+1第70页，共129页，星期日，2025年，2月5日在电路上如何实现两个四位二进制数相加？A3A2A1A0+B3B2B1B04.多位加法器（Adder）4.14位串行进位加法器特点：电路简单，连接方便速度低=4tpdtpd—1位全加器的平均传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI第71页，共129页，星期日，2025年，2月5日4.2超前进位加法器4位超前进位加法器74LS283和串行进位加法器的比较令则当A、B中的第i位相加时，其进位输出Ci与和Si的表达式分别是？4位超前进位加法器74LS283的引脚图：第72页，共129页，星期日，2025年，2月5日进位输入是由专门的“进位逻辑门”来提供超前进位加法器使每位的进位直接由加数
文档评论（0）