基本硬件结构.pptVIP

*1.6.1P0口结构和应用特点MUX由来自CPU的控制信号Cont.决定： （A）Cont.=1时，Add/Data接T2，输出（访问外部RAM、I/O口的）地址/数据，如果Add输出后要求读操作，则输入数据由“输入缓冲器”读入CPU；（B）Cont.=0时，MUX接Q，P0作一般I/O口使用；输出时，通过控制T2将锁存器Q端信号输出到引脚，但由于Cont.=0导致与门输出0，使上拉T1管始终截止?输出高电平时产生浮空高阻输出（三态）?P0口作一般I/O口使用时须外接上拉电阻；输入时，对“读-修改-写”指令（如ANLP0，A）则“读锁存器”，否则“读引脚”电平。2.P0用作普通I/O口时，也是准双向口：由输出转为输入时，需要先将口锁存器置1，使T2截止（防止原来输出的低电平将引脚箝为到0）；系统复位时，锁存器初始化为1，保证复位后直接将口线用作输入功能；而访问外部存储器时，CPU会在必要时自动向P0口写FFH。第31页，共79页，星期日，2025年，2月5日*1.6.2P2口的一位结构VCCP2.X锁存器读锁存器D读引脚写锁存器内部总线QMUXT2下拉FETP2.X等效上拉电阻CL图1.6.2P2口的一位结构图三态缓冲器R*Addr.Cont.第32页，共79页，星期日，2025年，2