- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
EDA课程设计报告书
课题名称
基于EDA的篮球赛计时计分系统
姓名
学号
院系
专业
指导教师
设计任务及要求:
本课题设计一种简单的基于EDA控制的篮球赛计时计分系统的方法,设计
主要解决篮球赛中不同情况下的计时计分工作等。
设计要求如下:
1、设计一个对篮球赛进行简单计时计分的系统。
2、计时细分为每节12分钟和4分钟加时。
3、对两队分开计分,区分赛事中1、2、3分的不同得分。
4、上下半场终场提示。
指导教师签名:
年月日
二、指导教师评语:
指导教师签名:
年月日
三、成绩
验收盖章
年月日
基于EDA的篮球赛计时计分系统
1设计目的
本课题设计一种简单的基于EDA控制的篮球赛计时计分系统的方法,设计主要解决篮球赛中不同情况下的计时计分等。通过设计不同的计时模块和计分模块,能很好的综合运用我们所学到的EDA,数字电路知识,熟悉VHDL语言的基本应用。
2设计的主要内容和要求
1、设计一个对篮球赛进行简单计时计分的系统
2、计时细分为每节12分钟和4分钟加时
3、对两队分开计分,区分赛事中1、2、3分的不同分制。
4、上下半场提示
3整体设计方案
由设计内容可知,主电路包括的模块有分频模块、计时模块、记分模块、脉冲产生模块、滤波模块、选择模块、声光显示模块,显示模块及消抖模块等。
分频模块包括1s和5ms,1s用来秒钟计时,5ms用来作为时钟脉冲。
计时模块包括每节比赛的12分钟,以及加时的4分钟。这两个模块可以利用12进制,60进制,以及5进制的减法计数器来表示。
计分模块可以使用计数器表示双方的比分,加分可采用脉冲产生器来实现。其中,使用一个数据选择模块来选择得分的一方。并且用一个99进制的加法计数器来表示双方得分。
脉冲产生过程中考虑到会有毛刺出现,影响脉冲正确产生进而影响加分模块,加入一个滤波模块用以消除毛刺。
显示电路
显示电路
5进制计时
60进制计时
24进制计时
99进制计分
99进制计分
数据选择器
赛节显示电路
时钟脉冲
图3.1设计方案图
4硬件电路的设计
4.112进制减法计数器
这个计数器用来表示每一节比赛的分钟位,它的时钟脉冲应由前一个60进制计数器的CO提供。具备复位功能。可以将12进制改为任意进制的减法计数器。当计数结束后,计数器不再计数。
当CO有效时进行减法计数,当计数器减到0之,SO输出一个高电平。EN等于1时计数器复位,当C05等于1时实现比赛加时操作。
生成元件图:
图4.112进制减法计数器元件图
4.260进制减法计数器
这个计数器用来表示每一节比赛的秒钟位。要求在完成12个60进制的计数后,计数器不再计数。具备清零、暂停以及复位的功能。
当CLK有效时进行减法计数,CLR等于1时整个计数器清零,EN等于1时计数器复位,PAUSE等于1时计数器暂停计数,。当计数器减到0之,CO输出一个高电平。
生成元件图:
图4.260进制减法计数器元件图
4.399进制可逆计数器
这个计数器用来表示比赛球队分别的得分。当S出现上升沿时开始记分,CLR等于1时整个计数器清零。
生成元件图:
图4.399进制可逆计数器元件图
4.41对2数据选择器
由于比赛两方的比分不尽相同,所以用一个数据选择器来正确的给某一方加分。
当按下P4时,给A队加分,A的输出为CO;
当再次按下P4时,给B队加分,B的输出为CO。
生成元件图:
图4.41对2数据选择器元件图
4.5脉冲产生器
由于比赛的得分分别为1分,2分,3分。所以对应的,当得分为1时,应当产生1个脉冲,当得分为2时,产生2个脉冲,以此类推。
在输入信号CLK存在的情况下,当P1为高电平,则CO产生1个脉冲信号。P2为高电平,产生2个脉冲信号。P3为高电平,产生3个脉冲信号。
生成元件图
图4.5脉冲产生器元件图
4.6滤波模块
从脉冲产生器仿真的波形图看出,输出脉冲会有毛刺,所以加一个滤波模块,用以消除毛刺。
如果高电平持续时间大于某一数值,则判定为是一个脉冲,否则判定为毛刺。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYLBIS
PORT(CLK_50MHZ:INSTD_LOGIC;
OUT2:OUTSTD_LO
文档评论(0)