数字系统设计课件FPGA中的同步电路设计.pdfVIP

FPGA中的同步电路设计

王前

FPGA中的同步电路设计

异步电路

同步电路主要是组合逻辑电路，用于产

生地址译码器、ＦＩＦＯ或Ｒ

主要是由时序电路(寄存器和

ＡＭ的读写控制信号脉冲，其

各种触发器)和组合逻辑电路

逻辑输出与任何时钟信号都没

构成的电路，其所有操作都

有关系，译码输出产生的毛刺

是在严格的时钟控制下完成的。

通常是可以监控的。

这些时序电路共享同一个时钟

ＣＬＫ，而所有的状态变化都

是在时钟的上升沿(或下降沿)

完成的。

FPGA中的同步电路设计

建立时间tsu

保持时间t主要是指在触发器的时钟上升

h沿到来以前，数据稳定不变的

时间。如果建立时间不够，数

据将不能在这个时钟上升沿被

打入触发器。

主要是指在触发器的时钟上升

因此，数据稳定传输必须满足建立时间和保持

沿到来以后，数据稳定不变的

时间的要求，否则电路就会出现逻辑错误。

时间。如果保持时间不够，数

据同样不能被打入触发器。

FPGA中的同步电路设计

同步电路比异步电路优点

同步电路能在温度、电压、过程等参数变化的情况下保

持正常的工作，而异步电路的性能通常和环境温度、工作

电压以及生产过程有关。

同步电路具有可移植性，易于采用新技术或更先进的技

术，而异步电路很难重用和维护。

同步电路能简化两个模块之间的接口，而异步电路需要

握手信号或令牌标记才能确保信号的完整性。

用Ｄ触发器或寄存器设计同步电路，可以消除毛刺和同

步内部歪斜的数据。而异步电路就没有这个优点，且很难进

行模拟和排错，也不能得到很好的综合。

FPGA中的同步电路设计

同步电路也有缺点，因为需要时序器件，它与异步电路

相比将会消耗更多的逻辑门资源。

虽然异步电路速度较快且电源消耗较少，但由于现在的

FPGA芯片已做到几百万门，故不必太在意这一点。

笔者建议尽量避免用异步电路而采用同步电路进行设计。

FPGA烧写

AS+配置芯片方式以及JTAG方式

AS+配置芯片对于大部分AlteraFPGA芯片

都可以同时采用2种编程方法，