电工技术下教学课件第21章触发器和时序逻辑电路.pptxVIP

第21章触发器和时序逻辑电路1双稳态触发器2寄存器3计数器5由555定时器组成的单稳态触发器和无稳态触发器

掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点;学会使用本章所介绍的各种集成电路;掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路;了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。本章要求第21章触发器和时序逻辑电路

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。01下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。02时序逻辑电路的特点：

1双稳态触发器有两个稳定状态“0”态和“1”态；能根据输入信号将触发器置成“0”或“1”态；输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。特点：01是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。双稳态触发器：02

21.1.1RS触发器QQG1G2SDRD两互补输出端1.基本RS触发器两输入端正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQG1G2SDRD

设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当SD=1，RD=0时，将使触发器置“0”或称为复位。QQG1G2SDRD

(2)SD=0，RD=101设原态为“0”态011100翻转为“1”态QQG1G2SDRD

设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当SD=0，RD=1时，将使触发器置“1”或称为置位。QQG1G2SDRD

(3)SD=1，RD=111设原态为“0”态010011保持为“0”态QQG1G2SDRD

设原态为“1”态1110001触发器保持“1”态不变1当SD=1，RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。QQG1G2SDRD

(4)SD=0，RD=0QQG1G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。10若先翻转

基本RS触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效

2.可控RS触发器基本RS触发器导引电路G4SRG3CPG1G2SDRDQQ时钟脉冲

当CP=0时011R，S输入状态不起作用。触发器状态不变11G1G2SDRDQQG4SRG3CPSD，RD用于预置触发器的初始状态，工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁

当CP=1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受C控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。G1G2SDRDQQG4SRG3CP

当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开G1G2SDRDQQG4SRG3CP

1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11G1G2SDRDQQG4SRG3CP

1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11G1G2SDRDQQG4SRG3CP

可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQS