基于WLCSP封装的RDL技术的研究.pdfVIP

摘要

随着摩尔定律逐步达到极限，晶体管的最小特征尺寸缩小的速度变得越来越

慢，业内学者转而将目光投向先进封装领域。其中晶圆级芯片尺寸封装（Wafer

LevelChipScalePackaging，WLCSP）作为先进封装技术的重要组成部分，因其

具备高良率、高密度布线和低成本的优势吸引了大量从业人员的目光。近年来

WLCSP封装技术取得了显著的发展，也被视为是延续和解决摩尔定律瓶颈的主

要解决方案。WLCSP封装技术不仅能够实现信号的外延再分配，并且电路布线

短，通过控制再布线层（RedistributionLayer，RDL）的参数，可以有效减少信号

在传输中的损耗和实现传输线的阻抗匹配，因此可应用于高频集成电路的封装。

本论文旨在实现一款波束成型芯片的封装设计，该芯片采用含低介电常数材

料（Lowdielectricconstantmaterial，Low-K）的硅基工艺制造，工作于10GHz-

13GHz，主要应用在卫星通信的射频前端。本文的主要工作如下：

1.介绍了WLCSP封装的研究背景和意义，以及国内外发展现状。根据待封

装芯片的工艺和管脚分布，设计芯片封装结构为FanoutWLCSP2P2M，并给出

WLCSP封装的信号外延再分配方案；

2.研究并分析硅基芯片在正式封装前的芯片减薄工艺与芯片切割工艺。首先

通过对芯片内部电路进行电磁场仿真，解决了芯片减薄的厚度问题，使得减薄后

的芯片不会影响内部电路工作，并且满足封装工艺要求。其次通过设计激光开槽

工艺，解决了Low-K晶圆切割产生的芯片损伤与芯片短路的风险；

3.针对需要阻抗控制的射频信号RDL设计难点，使用HFSS对具体电路结构

建模仿真。根据封装工艺与仿真结果对模型进行分析和优化，得到射频端口的回

波损耗在-24dB以下，插损为0.13dB，隔离度在50dBc以上。最后完成整个芯片

封装图的设计并封装加工后得到芯片实物；

4.封装芯片加工完成后，设计测试夹具并进行验证分析。采用软件Cadence

完成测试夹具原理图与版图设计，得到封装芯片的测试电路板。然后搭建测试平

台，通过对设计的芯片封装进行调试和对比，封装芯片性能与裸芯片性能较吻合，

达到封装设计要求，实现了一款硅基芯片的封装设计和验证。

关键词：WLCSP，Fanout，RDL，芯片封装

ABSTRACT

AsMooresLawgraduallyreachesitslimit,thespeedatwhichtheminimum

characteristicsizeoftransistorsshrinksbecomesslowerandslower,turningourattention

tothefieldofadvancedpackaging.Asanimportantcomponentofadvancedpackaging

technology,WLCSP(WaferLevelChipScalePackaging)packagingtechnologyhas

attractedtheattentionofalargenumberofpractitionersduetoitsadvantagesofhigh

yield，high-densitywiring,andlowcost.Inrecentyears,WLCSPpackagingtechnology

hasmadesignificantprogressandisalsoconsideredakeytechnologicalsolutionto

continueandsolvethebottleneckofMooresLaw.WLCSPpackagingtechnologycannot

onlyachievesignalepitaxialredistribution,butalsohasshortcircuitwiring.By

contr