南邮通达数字电路期末试卷.doc

南邮通达数字电路期末试卷

从数字电路的基本概念、逻辑门电路、组合逻辑电路、时序逻辑电路等重要知识点出题，全面考查学生对南邮通达数字电路课程的掌握情况。

考生姓名：__________________得分：__________________

一、选择题（每题2分，共20分）。

1.十进制数10转换为二进制数是（）。

A.1010B.1100C.1001D.1110.

A.或门B.与门C.非门D.异或门。

3.一个4位二进制加法计数器，初始状态为0000，经过5个时钟脉冲后，其状态为（）。

A.0101B.1010C.1100D.0110.

4.用卡诺图化简逻辑函数时，8个相邻最小项可以消去（）个变量。

A.1B.2C.3D.4.

A.编码器B.译码器C.数据选择器D.计数器。

6.若要实现对信号的分频功能，通常使用（）。

A.加法器B.减法器C.计数器D.寄存器。

7.74LS138是3线8线译码器，当输入A?A?A?=101时，输出Y?Y?中为低电平的是（）。

A.Y?B.Y?C.Y?D.Y?.

8.一个JK触发器，当J=1，K=1时，在时钟脉冲作用下，触发器的状态（）。

A.保持不变B.置0C.置1D.翻转。

9.构成一个模10计数器，至少需要（）个触发器。

A.3B.4C.5D.2.

10.用二进制代码表示特定信息的过程称为（）。

A.译码B.编码C.数据选择D.数据分配。

二、填空题（每题2分，共20分）。

1.逻辑代数的三种基本运算为______、______和______。

2.二进制数1101转换为十进制数是______。

3.常用的BCD码有______和______。

4.组合逻辑电路的特点是任何时刻的输出仅取决于该时刻的______，而与电路原来的状态______。

5.一个8选1数据选择器，有______个地址输入端。

6.时序逻辑电路按照其触发器是否有统一的时钟控制分为______时序逻辑电路和______时序逻辑电路。

7.若将D触发器的D端与Q非端相连，在时钟脉冲作用下，触发器将实现______功能。

8.74LS161是4位二进制同步加法计数器，当计满1111后，下一个时钟脉冲到来时，其状态变为______。

9.逻辑函数Y=A+AB的最简形式是______。

10.用4个触发器构成的计数器，其最大计数模值为______。

三、简答题（每题10分，共30分）。

1.简述组合逻辑电路和时序逻辑电路的区别。

2.画出与非门构成的基本RS触发器的逻辑图，并说明其工作原理。

3.分析一个由两个JK触发器组成的同步时序逻辑电路，画出状态转换图和状态转换表。

四、设计题（每题15分，共30分）。

1.设计一个4位二进制数的奇偶校验电路，当输入的4位二进制数中1的个数为奇数时，输出为1，否则为0。要求用与非门实现。

2.设计一个模6的同步加法计数器，用JK触发器实现，画出逻辑电路图和状态转换图。

答案与解析。

选择题。

1.答案：A。

解析：十进制转二进制采用除2取余法，10÷2=5余0，5÷2=2余1，2÷2=1余0，1÷2=0余1，从下往上取余数得到1010。

2.答案：B。

解析：与门的逻辑关系是所有输入都为高电平时，输出才为高电平；或门是只要有一个输入为高电平，输出就为高电平；非门是输入和输出相反；异或门是输入不同时输出为高电平。

3.答案：A。

解析：4位二进制加法计数器，从0000开始，每来一个时钟脉冲加1，经过5个时钟脉冲后，状态为0101。

4.答案：C。

解析：卡诺图中，2个相邻最小项可消去1个变量，4个相邻最小项可消去2个变量，8个相邻最小项可消去3个变量。

5.答案：D。

解析：计数器属于时序逻辑电路，编码器、译码器、数据选择器都是组合逻辑电路。

6.答案：C。

解析：计数器可以对输入的时钟脉冲进行计数，通过不同的计数方式可以实现对信号的分频，例如模N计数器可以实现N分频。

7.答案：A。

解析：74LS138译码器，当输入A?A?A?=101时，对应输出Y?为低电平，其余输出为高电平。

8.答案：D。

解析：JK触发器当J=1，K=1时，在时钟脉冲作用下，触发器状态翻转。

9.答案：B。

解析：因为2?≥N（N为计数器的模值），对于模10计数器，23=8＜10，2?=16＞10，所以至少需要4个触发器。

10.答案：B。

解析：用二进