计算机组成原理重点知识.pptVIP

总复习;考试题型;第一章重点内容;;;MachineStructure;第二章重点内容;二进制转十进制;十进制转二进制;【例1】假设浮点数x的754标准存储格式为16，求其浮点数的十进制数值。

[解]将16展开，可得二制数格式为

01000001001101100000000000000000

S阶码E(8位)尾数M(23位)

(-1)s×1.M×2E-127

指数值=E-12701111111(3)10

包括隐藏位1的尾数：

1.M=1.01101100000000000000000=1.011011

于是有：x=(-1)s×1.M×2E-127

=+(1.011011)×23=+1011.011=(11.375)10;【例2】将数(20.59375)10转换成754标准的32位浮点数的二进制存储格式。

(-1)s×1.M×2E-127

[解]首先分别将整数和分数局部转换成二进制数：(20.59375)10=(10100.10011)2

然后移动小数点，使其在第1、2位之间：

10100.10011=1.010010011×24，即E-127=4

于是得到：S=0,E=4+127=131,M=010010011

最后得到32位浮点数的二进制存储格式为：

01000001101001001100000000000000

=(41A4C000)16;Example〔清华大学1998年试题〕;解答;解答…;解答…;例题;例子;第三章重点内容;Homework;快速加法器;并行加法器进位链(carry-lookahead);并行加法器进位链…;并行加法器进位链;并行加法器进位链…;GeneratePropagate;;;;4位快速加法器;成组进位;成组进位;Groupgeneratepropagate;两级先行进位电路;先行进位电路CLA74182;先行进位电路CLA74182;16位组内先行进位，组间先行进位;C0;64位先行进位系统;乘法运算实现方法;;a3;;局部积累加的数学表示;;例子;;乘法运算实现方法;原码乘法逻辑结构;0;局部积累加的数学表示;补码移位乘法;补码移位乘法;补码移位乘法;开始;例子;;;3.3用补码移位乘法计算[X]补?[Y]补;0;1;第四章重点内容;主存储器与CPU的连接;主存储器与CPU的连接;存储器扩展;;字数扩展(ABUS);;芯片表示的主存空间;各芯片地址范围;例1设有32片256K×1位的SRAM芯片

(1)采用字长扩展方法可构成多大容量的存储器？

(2)该存储器需要多少根地址线？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。;;WEACS

256K

×1

D

;例2设有假设干片256K×8位的SRAM芯片，问：

(1)采用字数扩展方法构成2048K×8位存储???需多少片SRAM芯片？

(2)该存储器需要多少根地址线？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号

有地址信号、数据信号、控制信号MREQ#和R/W#。

;;例3设有假设干片256K×8位的SRAM芯片，问：

(1)如何构成2048K×32位的存储器？

(2)需要多少片RAM芯片？

(3)该存储器需要多少根地址线？

(4)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。;首先进行字长扩展，构成32bit需要4片256K*8bit芯片，4片构成一组。

按照新构成的存储组进行字数扩展，需要2048/256=8组

字数扩展中的各个部件串行工作，需要片选，利用3-8译码器进行片选即可。

;;例4某计算机的主存地址空间中，从地址0x0000到3FFF为ROM存储区域，从0x4000到0x5FFF为保存地址区域，暂时不用，从0x6000到0xFFFF为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：

(1)如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。

(2)如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。

(3)如果ROM存储器芯片采用16K×8的芯片，