SDRAM的主要控制信号和基本命令时序.docxVIP

下载本文档

1
0
约2.63千字
约 5页
2025-06-16 发布于广西
举报
版权申诉

SDRAM的主要控制信号和基本命令时序.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

摘要：介绍SDRAM的主要控制信号和根本命令时序,提出一种应用于解复用的支持多路读写的SDRAM接口设计,为需要大容量存储器的电路设计提供了新思路。

???关键词：SDRAM解复用接口

存储器是容量数据处理电路的重要组成局部。随着数据处理技术的进一步开展,对于存储器的容量和性能提出了越来越高的要求。同步动态随机存储器SDRAM〔SynchronousDynamicRandomAccessMemory〕因其容量大、读写速度快、支持突发式读写及相对低廉的价格而得到了广泛的应用。SDRAM的控制比拟复杂,其接口电路设计是关键。

本文首先介绍SDRAM的主要控制信号和根本命令;然后介绍接口电路对SDRAM的主要操作路径及操作过程,应用于解复用的SDRAM接口电路的设计方法;最后给出了实现结果。

1SDRAM的主要控制信号和根本命令

SDRAM的主要控制信号为：

·CS：片选使能信号,低电平有效;

·RAS：行地址选通信号,低电平有效;

·CAS：列地址选通信号,低电平有效;

·WE：写使能信号,低电平有效。

SDRAM的根本命令及主要控制信号见表1。

表1SDRAM根本操作及控制信号

命???令???名???称

RAS

CAS

命令禁止〔NOP:Commandinhibit〕

空操作〔NOP：Nooperation〕

激活操作〔ACT：Selectbankandactiverow〕

读操作〔READ：Selectbankandcolumn,andstartREADburst〕

写操作〔WRITE：Selectbankandcolumn,andstartWRITEburst〕

突发操作停止〔BTR：Burstterminate〕

预充电〔PRE：Deactiverowinbankorbanks〕

自动刷新或自我刷新〔REF：Autorefreshorselfrefresh〕

配置模式存放器〔LMR：Loadmoderegister〕

所有的操作控制信号、输入输出数据都与外部时钟同步。

2接口电路对SDRAM的主要操作路径及操作过程

一个完备的SDRAM接口很复杂。由于本文的SDRAM接口应用于解复用,处理的事件相对来说比拟简单,因而可以简化设计而不影响性能。接口电路SDRAM的主要操作可以分为：初始化操作、读操作、写操作、自动刷新操作。

???〔1〕初始化操作

SDRAM上电一段时间后,经过初始化操作才可以进入正常工作过程。初始化主要完成预充电、自动刷新模式存放器的配置。操作过程如图1所示。

〔2〕读写操作

读写操作主要完成与SDRAM的数据交换。读操作过程如图2所示,写操作过程如图3所示。

〔3〕刷新操作

动态存储器〔DynamicRAM〕都存在刷新问题。这里主要采用自动刷新方式,每隔一段时间向SDRAM发一条刷新命令。刷新过程如图4所示。

3接口电路的设计

〔1〕解复用电路

本解复用电路主要完成将1路高速数据流解复用为4路数据流,其结构框图如图5所示。1路数据流进入解复用器后,经过SDRAM缓冲,解复用为4路数据流。

由于要解复用为4路数据流,为了充分利用时隙,满足高速的要求,采用4个bank的SDRAM,各路数据缓冲对应不同的bank。为简化设计,数据流1的缓冲区定为bank0,数据流2的缓冲区定为bank1,数据流3的缓冲区定为bank2数据流4的缓冲区定为bank3。对于每路数据实际上是以高速率集中写入,然后以低速率均匀读出。

???由于进行的是解复用,因此写入的数据只有1路,但是有可能4路数据同时都要读出。所以对于4路数据流,其读写地址和读写使能信号是分开的。

〔2〕SDRAM接口电路的时序控制

高速数据流的速率为3M字节/秒,采用的系统时钟为20倍的字节时钟。送入SDRAM的时钟为60MHz系统时钟。在一个字节时钟内对SDRAM的操作最多有5次〔1次读,4次写〕,而且为了满足刷新的要求,每个字节时钟进行一次刷新操作。根据SDRAM的时序要求,这样的操作是难以实现的。因而要通过多bank操作,尽量做到时分复用来实现。图6给出了在一个字节时钟周期的内数据流1进行读写操作,其它3路数据进行读操作的命令排序时序图。可以看出通过多bank操作,时分复用,在20个系统时钟节拍内所需的读写操作命令刚好很紧凑地排开。

???一个字节时钟内对SDRAM读写操作是随机的,这与数据流的复用比例有在。为了满足时序,根据上面的说明,需要把一个字节时钟周期内对SDRAM的命令合理排序,然后按