计算机电路基础（第三版）课件第10章-2.ppt

根据表10-11可写出和的标准与或表达式：（10-7）从二进制加法运算规律和真值表不难判断上式是正确的。Sn式说明当各乘积项中的An、Bn和Cn-1含1（原变量）的数目为奇数时，Sn取值为1；否则，取0。Cn式说明当An、Bn和Cn-1含1的数目多于2时，Cn取值为1；否则，取0。10.6中规模集合组合逻辑电路（MSI）的应用上面讲过的编码器和译码器、数值比较器、加法器、数据选择器和数据分配器等常用功能部件均已制作成MSI，以方便人们的选用。随着MSI的迅速发展发展和普及应用，实际工作中使用MSI的产品实现更复杂的组合逻辑电路的做法愈来愈普遍。它不仅可以简化电路、减少连线、提高电路的可靠性，而且使电路的设计工作十分简便。当然，这要求对常用的MSI产品性能十分熟悉，才能合理、恰当的选用。本节介绍几种典型MSI的应用。10.6.1用一位全加器MSI构成多位加法器

T694、T4138都是由上述一位全加器电路构成的双进位全加器MSI。它具有两组独立的全加器电路，各有“本位和”及“进位”输出。若把一个全加器进位输出连至另一个全加器进位输入，则可构成两位串行进位的全加器。

实现多位二进制数相加运算的电路称为多位加法器。

1.串行进位加法器

图10-20是由四个全加器组成的四位串行进位的加法器。低位全加器的进位输出端依次连至相邻高位全加器的进位输入端，最低位全加器的进位输入端C-1接地。由图10-21可知，两个四位二进制数A=A3A2A1A0和B=B3B2B1B0相加后，输出结果为

Y=C3S3S2S1S0

其中C3是最高位的进位数。串行进位加法器电路简单，但工作速度较慢。因为高位的运算必须等低位的进位数确定之后才能求出正确结果。所以，从信号输入到最高位的和数输出，需要四级全加器的传输时间。可见，这种电路只适用于运算速度不高的设备中。四位全加器T692就属于这种串行加法器。2.超前进位加法器

为了提高运算速度，在一些加法器中采用了超前进位的方法。它们在作加运算的同时，利用快速进位电路把各进位数也求出来，从而加快了运算速度。具有这种功能的电路称为超前进位加法器。

下面简要介绍快速进位电路的工作原理。

由全加器进位数的标准与或表达式（10-7），作出其卡诺图，然后根据其卡诺图将此的标准与或表达式化简，可以得到

（10-8）

依此式分别写出四位加法器的进位输出的函数式，他们分别为

可见，只要A3、A2、A1、A0和B3、B2、B1、B0以及C-1给定之后，按上述四式构成超前进位电路，即可同时求出各位的进位数，所以提高了运算速度。四位超前进位加法器就是由四个全加器和超前进位逻辑电路组成，其逻辑示意图和常用的CMOS、TTL电路型号和外部引线排列图，如图10-21所示。下面举例说明四位加法器的简单运用。[例10-4]试用四位超前进位加法器C662构成八位二进制数加法电路。[解]一片C662只能进行四位二进制数加法运算，需要两片C662级连起来实现八位二进制数加法运算。电路连线如图10-22所示。图中两个八位二进制数为a7～a0和b7～b0，求和运算的输出为C7Y7～Y0。目前，可以完成加法、减法和其他算术逻辑运算等多种功能的算术逻辑运算单元（ALU）已作成集成电路，如74LS381/382等，计算机中的中央处理器（CPU）中，也集成了算术逻辑运算单元（ALU）。10.6.2用数据选择器组成函数发生器

1.实现逻辑函数的基本原理

我们知道，任何逻辑函数都可以写成最小项表达式。而数据选择器的输出函数也是输入数据和地址的变量表达式。例如，图10-13所示的四选一电路的输出函数式为

（10-9）

可见，只要将式（10-9）中的D0~D3作为各乘积项中的第三个变量，那么可以组成任意三变量的组合逻辑函数。也就是说，该数据选择器的输出可以得到任意三变量的逻辑函数。

例如要实现的逻辑函数为

（10-10）

为了使式（10-10）和式（10-9）相对应，可以将函数变换成以下形式：

（10-11）

比较式（10-11）和（10-12）可知，只要满足下列诸条件：

A1=A,A0=B,D0=C,D1=1,D2=0,D3=（10-12）

则Y=Z。D0D1D2四选―电路D3SA0A1B

AZY“1”“1”BC

因此，在四选一电路的输入端依式（10-12）一一对应接入所示信号，则输出端即可实现函数电路连线图如图10-2