原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
8.1组合逻辑设计一、门电路二输入异或门二输入异或门的逻辑表达式如下所示：二输入异或门的逻辑符号如图所示，真值表如下表所示：第8章基于VHDL基本数字电路设计1
aby000011101110例:采用行为描述方式设计的异或门（依据逻辑表达式）第8章基于VHDL基本数字电路设计2
LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYxor2_v1ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDxor2_v1;ARCHITECTUREbehaveOFxor2_v1ISBEGINy=aXORb;ENDbehave;第8章基于VHDL基本数字电路设计3
例：采用数据流描述方式设计的异或门（依据真值表）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYxor2_v2ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDxor2_v2;ARCHITECTUREdataflowOFxor2_v2ISBEGINPROCESS(a,b)VARIABLEcomb:STD_LOGIC_VECTOR(1DOWNTO0);BEGINcomb:=ab;第8章基于VHDL基本数字电路设计4
CASEcombISWHEN00=y=0;WHEN01=y=1;WHEN10=y=1;WHEN11=y=0;WHENOTHERS=y=X;ENDCASE;ENDPROCESS;ENDdataflow;第8章基于VHDL基本数字电路设计5
第8章基于VHDL基本数字电路设计6
二、编码器的设计用一组二进制代码按一定规则表示给定字母、数字、符号等信息的方法称为编码，能够实现这种编码功能的逻辑电路称为编码器。第8章基于VHDL基本数字电路设计7
输入输出I0I1I2I3I4I5I6I7A2A1A0000000000001000000001001000000100001000001100001000100000001001010000001011000000001111第8章基于VHDL基本数字电路设计8
8线—3线编码器逻辑表达式：A2=I4+I5+I6+I7A1=I2+I3+I6+I7A0=I1+I3+I5+I7例：采用行为描述方式的8线—3线编码器VHDL源代码（依据逻辑表达式）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcoder83_v1ISPORT(I0,I1,I2,I3,I4,I5,I6,I7:INSTD_LOGIC;A0,A1,A2:OUTSTD_LOGIC)
文档评论（0）