时序逻辑电路 (2).ppt

②次态方程将上述激励函数代入触发器的特性方程中，即得每一触发器的次态方程。③输出方程第31页，共56页，星期日，2025年，2月5日(2)列出状态真值表假定一个现态，代入上述次态方程中得相应的次态，逐个假定列表表示即得相应的状态真值表如表6.2.1所示。(3)画出状态迁移图由状态真值表可得出相应的状态图，如图6.2.2所示。第32页，共56页，星期日，2025年，2月5日表6.2.1例6.2.1状态真值表第33页，共56页，星期日，2025年，2月5日图6.2.2例6.2.1状态迁移图第34页，共56页，星期日，2025年，2月5日(4)画出给定输入x序列的时序图根据给出的x序列，由状态迁移关系可得出相应的次态和输出，如现态为00，当x=1时其次态为01，输出为0；然后将该节拍的次态作为下节拍的现态，根据输入x和状态迁移关系得出相应的次态和输出，即01作为第二节拍的现态。当x=0时次态为11，输出为1，如此作出给定x序列的全部状态迁移关系，如下所示，其箭头表明将该节拍的次态作为下一节拍的次态。第35页，共56页，星期日，2025年，2月5日第36页，共56页，星期日，2025年，2月5日根据上述时序关系作出时序图如图6.2.3所示。图6.2.3例6.2.1时序图第37页，共56页，星期日，2025年，2月5日例6.2.2时序电路如图6.2.4所示，分析其功能。图6.2.4例6.2.2电路图第38页，共56页，星期日，2025年，2月5日解：该电路为同步时序电路。从电路图得到每一级的激励方程如下：其次态方程为第39页，共56页，星期日，2025年，2月5日根据方程可得出状态迁移表，如表6.2.2所示，再由表得状态迁移图，如图6.2.5所示。由此得出该计数器为五进制递增计数器，具有自校正能力(又称自启动能力)。所谓自启动能力，指当电源合上后，无论处于何状态，均能自动进入有效计数循环。否则称为无自启动能力。该电路的波形图如图6.2.6所示。第40页，共56页，星期日，2025年，2月5日时序逻辑电路第1页，共56页，星期日，2025年，2月5日第六章时序逻辑电路的分析与设计6.1时序逻辑电路的基本概念6.3时序逻辑电路分析方法6.3同步时序逻辑电路的设计方法第2页，共56页，星期日，2025年，2月5日6.1时序电路概述6.1.1时序电路特点时序电路的特点是，在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关。由于它与过去的状态有关，所以电路中必须具有“记忆”功能的器件，记住电路过去的状态，并与输入信号共同决定电路的输出。其电路框图如图6.1.1所示。第3页，共56页，星期日，2025年，2月5日图6.1.1时序电路框图第4页，共56页，星期日，2025年，2月5日由图6.1.1可看出，对组合电路而言，它有两组输入和两组输出，其中x1(t),x2(t),…,xn(t)称为时序电路的外部信号，或称输入变量；Qn1(t),Qn2(t),…,Qnn(t)称为时序电路的内部输入，或称记忆元件的状态输出函数；F1(t),F2(t),…,Fr(t)称为时序电路的外部输出即输出函数；W1(t),W2(t),…,Wm(t)称为时序电路的内部输出，或称为记忆元件的控制函数或激励函数。第5页，共56页，星期日，2025年，2月5日时序电路就是通过记忆元件的不同状态，来记忆以前的状态。设时间t时刻记忆元件的状态输出为Qn1(t),Qn2(t)，…,Qnn(t)，称为时序电路的现态。那么，在该时刻的输入xn(t)及现态Qnn(t)的共同作用下，组合电路将产生输出函数Fr(t)及控制函数Wm(t)。而控制函数用来建立记忆元件的新的状态输出函数，用Qn+11(t),Qn+12(t),…,Qn+1n(t)表示，称为次态。这样时序电路可由下面两组表达式描述：第6页，共56页，星期日，2025年，2月5日6.1.2时序电路分类时序电路可分为两大类：同步时序电路和异步时序电路。在同步时序电路