计算机组成原理PPT.pptVIP

第62页，共90页，星期日，2025年，2月5日访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。适合采用流水线方式并行存取，虽然每个存储体的存储周期没变，但是当CPU连续访问一个字块时，可以大大提高存储器的带宽。二、多体交叉存储器第63页，共90页，星期日，2025年，2月5日集中式刷新例：64K×1位DRAM芯片中，存储电路由4个独立的128×128的存储矩阵组成。设存储器存储周期为500ns，单元刷新间隔是2ms。在2ms单元刷新间隔时间内，集中对128行刷新一遍，所需时间128×500ns=64μs，其余时间则用于访问操作。在内部刷新时间（64μs）内，不允许访存，这段时间被称为死时间。第30页，共90页，星期日，2025年，2月5日分散式刷新在任何一个存储周期内，分为访存和刷新两个子周期。访存时间内，供CPU和其他主设备访问。在刷新时间内，对DRAM的某一行刷新。存储周期为存储器存储周期的两倍，即500ns×2＝1μs。刷新周期缩短，为128×1μs＝128μs。在2ms的单元刷新间隔时间内，对DRAM刷新了2ms÷128μs遍。第31页，共90页，星期日，2025年，2月5日异步刷新采取折中的办法，在2ms内分散地把各行刷新一遍。避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中“死区”时间过长的问题。刷新信号的周期为2ms/128=15.625μs。让刷新电路每隔15μs产生一个刷新信号，刷新一行。异步式刷新第32页，共90页，星期日，2025年，2月5日（4）DRAM存储器的特点使用半导体器件中分布电容上有无电荷来表示0和1代码。电源不掉电的情况下，信息也会丢失，因此需要不断刷新。存取速度慢，集成度高（容量大），价格低。常用作内存条。第33页，共90页，星期日，2025年，2月5日3、SRAM和DRAM的对比比较内容SRAMDRAM存储信息0和1的方式双稳态触发器极间电容上的电荷电源不掉电时信息稳定信息会丢失刷新不需要需要集成度低高容量小大价格高低速度快慢适用场合Cache主存第34页，共90页，星期日，2025年，2月5日二、只读存储器ROMMROMPROMEPROME2PROMFlashMemory第35页，共90页，星期日，2025年，2月5日几种非易失性存储器的比较存储器类别擦除方式能否单字节修改写机制MROM只读不允许否掩膜位写PROM写一次读多次不允许否电信号EPROM写多次读多次紫外线擦除，脱机改写否电信号E2PROM写多次读多次电擦除，在线改写能电信号FlashMemory写多次读多次电擦除，在线改写否电信号第36页，共90页，星期日，2025年，2月5日5.3主存储器与CPU的连接背景知识——存储芯片简介存储器容量扩展的三种方法主存储器与CPU的连接一二三第37页，共90页，星期日，2025年，2月5日一、背景知识——存储芯片简介存储芯片的引脚封装第38页，共90页，星期日，2025年，2月5日二、存储器容量扩展的三种方法3、字位扩展2、字扩展1、位扩展从字长和字数方向扩展从字长方向扩展从字数方向扩展第39页，共90页，星期日，2025年，2月5日1、位扩展要求：用1K×4位的SRAM芯片?1K×8位的SRAM存储器第40页，共90页，星期日，2025年，2月5日1、位扩展容量=210×8位举例验证:读地址为0的存储单元的内容第41页，共90页，星期日，2025年，2月5日1、位扩展要点：（1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起；（2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。第42页，共90页，星期日，2025年，2月5日2、字扩展要求：用1K×８位的SRAM芯片?2K×8位的SRAM存储器第43页，共90页，星期日，2025年，2月5日2、字扩展分析地址：A10用于选择芯片A9~A0用于选择芯片内的某一存储单元第44页，共90页，星期日，2025年，2月5日2、字扩展容量=211×8位举例验证:读地址为0的存储单元的内容读地址为10…0的存储单元的内容第45页，共90页，星期日，2025年，2月5日2、字扩展要点：（1）芯片的数据线D、读写控制信号WE#分