电子设计自动化第一章.ppt

三、系统设计方法2、自顶向下设计方法(Top-Down)步骤是采用可完全独立于目标器件芯片物理结构的硬件描述语言，如VHDL，在系统的基本功能或行为级上对设计的产品进行描述和定义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认。然后利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行逻辑映射及布局布线，再利用产生的仿真文件进行包括功能和时序的验证，以确保实际系统的性能。第30页，共72页，星期日，2025年，2月5日三、系统设计方法3、中间相遇的设计方法首先写出需求说明，然后直接在门级进行设计。设计者手工绘制原理图，把门安排在适当的位置，并把它们相互之间连接起来。在绘制原理图时，不仅需要考虑电路的功能，还要考虑需求说明中的要求。第31页，共72页，星期日，2025年，2月5日三、系统设计方法4、嵌入式设计方法它的最主要的特点是大量知识产权（IntellectualProperty——IP）模块的复用,这种ＩＰ模块可以是ＲＡＭ、ＣＰＵ及数字信号处理器等。在系统设计中引入ＩＰ模块，使得设计者可以只设计实现系统其它功能的部分以及与ＩＰ模块的互连部分,从而简化设计,缩短设计时间。第32页，共72页，星期日，2025年，2月5日第二节硬件描述语言一、HDL定义用来对电子系统硬件进行行为描述、结构描述、数据流描述和门级描述的语言。现在电子设计流行的硬件描述语言有两种：1、VHDL语言2、VerilogHDL语言另外，各公司也设计出适应本公司的硬件描述语言。如ALTERA公司AHDL语言第33页，共72页，星期日，2025年，2月5日二、VHDL发展历史第34页，共72页，星期日，2025年，2月5日VHDL语言的进展第35页，共72页，星期日，2025年，2月5日三、VHDL语言的特点及其总体结构第36页，共72页，星期日，2025年，2月5日总体结构第37页，共72页，星期日，2025年，2月5日四、VHDL语言与VerilogHDL语言比较第38页，共72页，星期日，2025年，2月5日VHDL与VerilogHDL的描述层次第39页，共72页，星期日，2025年，2月5日五、VHDL综合综合（Synthesis），字面含义为：把抽象的实体结合成单一统一的实体，即把某些东西结合到一起，把设计抽象层次中的一种表示转化成另一种表示的过程。对于电子设计领域综合可以表示为将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。第40页，共72页，星期日，2025年，2月5日五、VHDL综合设计过程中的每一步都可称为一个综合环节。(1)从自然语言转换到VHDL语言算法表示，即自然语言综合；(2)从算法表示转换到寄存器传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合；(3)RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；第41页，共72页，星期日，2025年，2月5日五、VHDL综合设计过程中的每一步都可称为一个综合环节。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。第42页，共72页，星期日，2025年，2月5日五、VHDL综合综合器：能够自动将一种设计表示形式向另一种设计表示形式转换的计算机程序，或协助进行的手工转换程序。它可以将高层次的表示转化为低层次的表示，可以从行为域转化为结构域，可以将高一级抽象的电路表示（如算法级）转化为低一级的表示（如门级），并可以用某种特定的技术实现。第43页，共72页，星期日，2025年，2月5日CC、ASM...程序、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器COMPILER编译器和综合功能比较VHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程第44页，共72页，星期日，2025年，2月5日VHDL综合器运行流程第45页，共72页，星期日，2025年，2月5日六、基于VHDL的自顶向下设计方法基