16位1MSPS逐次逼近型模数转换器的研究与设计.pdfVIP

摘要

在数字信号处理技术高速提升的当代，模数转换器成为了电子电力系统中最

为重要的模块之一，是数字模拟世界与数字世界的桥梁。近些年来，随着医疗成像、

移动设备以及军用雷达等领域的高速发展，对模数转换器的需求量越来越大，性能

要求也越来越高。逐次逼近型模数转换器得益于其低功耗、结构简单、工艺兼容性

强等优点，备受学术界与工业界的关注。

本文对高精度逐次逼近型模数转换器的关键模块进行研究与设计，包括：电容

式数模转换器、校准算法、比较器、时钟与逐次逼近逻辑电路。针对高精度逐次逼

近型模数转换器设计中的问题，介绍了一些用于提高精度、提高速度以及降低功耗

的关键技术。

在CDAC的设计中，为了减小电容面积，采用三段式CDAC，电容阵列中加

入冗余位，用于容忍错误以及扩大校准范围。CDAC采用分裂电容结构，降低开关

切换的功耗。本文采用低位校准高位的数字前台校准算法校准电容失配，提高模数

转换器的线性度。文中详细介绍了校准算法的工作原理，分析校准算法具体实现所

面临的问题，并给出解决方案。本文设计一种带失调校准的高精度、低噪声动态比

较器，详细分析了动态比较器的增益、噪声以及失调。动态比较器采用预放大锁存

结构，预放大器采用积分型放大器，获得更好的噪声性能，失调校准采用自动归零

技术。本文采用异步逻辑电路，并且设计了一种频率可调节的时钟，在模数转换器

校准时可以降速校准，获得更准确的校准结果，也可使模数转换器降速工作，获得

更好的动态性能。

最后，采用180nmCMOS工艺实现了一款带数字前台校准算法16位1MSps

的逐次逼近型模数转换器，经过流片测试，当输入信号为1KHz的满幅正弦信号

时，芯片的ENOB为14.04，THD为-101.7dB，SFDR为100.07dB，功耗为5.85mW，

品质因数FoM为165.63dB。

s

关键词：逐次逼近型模数转换器，数字前台校准，动态比较器，高精度

ABSTRACT

Intheeraofrapidadvancementindigitalsignalprocessingtechnology,analog-to-

digitalconverters(ADCs)havebecomeoneofthemostcrucialmodulesinelectronic

powersystems,bridgingtheanaloganddigitalworlds.Inrecentyears,withtherapid

developmentofmedicalimaging,mobiledevices,andmilitaryradars,thedemandfor

ADChasbeenincreasing,andtheperformancerequirementshavebeengettinghigher.

SuccessiveapproximationADChasattractedsignificantattentionfrombothacademic

andindustrialcirclesduetoitsadvantagesoflowpowerconsumption,simplestructure,

andprocessaccessibility.

Thisthesisfocusesontheresearchanddesignofkeymodulesforhigh-resolution

successiveapproximationADC,includingcapacitivedigital-to-analogconverters,

calibrationalgorithms,comparators,clocks,andsuccessiveapproximationlogiccircuits.

Addressingthechallengesinthedesignofhigh-precisionsuccessiveapproxim