2025年嵌入式期末复习题.pdfVIP

一、填空题

1、对于STM32的外设引脚，除了其初始默认对应的端口功能外，还能借助重映射寄存器

的配置，将该外设的功能映射到其他指定的引脚上，实现引脚功能的灵活分配。​

2、CM3内核具备256个中断管理能力，在这些中断中，16个属于内核自身固有的中断，

另外240个为外部设备触发的中断，并且该内核支持256个等级的可编程中断优先级设置，

可根据需求灵活调整中断响应顺序。​

3、STM32系列芯片整体拥有84个中断资源，其中包含16个内核中断和68个可屏蔽中

断，支持16级可编程的中断优先级调节；而在STM32F103这一具体系列中，可屏蔽中断

的数量为60个，少于STM32芯片的整体可屏蔽中断数量。​

4、①STM32芯片的时钟系统包含5个时钟源，分别是HSI（高速内部时钟）、HSE（高

速外部时钟）、LSI（低速内部时钟）、LSE（低速外部时钟）以及PLL（锁相环倍频输出）。

在这5个时钟源里，HSI、HSE和PLL属于高速时钟范畴，LSI和LSE则归为低速时钟；

从时钟来源分类，可分为外部时钟源与内部时钟源，外部时钟源需通过外接晶振获取时钟信

号，其中HSE和LSE属于此类，其余3个时钟源为内部时钟源。​

②在STM32的5个时钟源中，高速外部时钟对应的是HSE，我们所使用的开发板通常外

接8MHz的晶振来提供HSE时钟信号。​

③STM32芯片时钟系统的组成部分包括外部高速晶振、外部低速晶振、内部高速RC振荡

器、内部低速RC振荡器以及内部锁相环（PLL）。​

④系统时钟SYSCLK的可选来源有三个，分别是HSI振荡器时钟、HSE振荡器时钟和PLL

时钟，LSI和LSE不能作为系统时钟的来源。​

⑤HSI是STM32内部集成的高速RC振荡器，其默认输出频率为8MHz，无需依赖外部晶

振。​

5、在STM32芯片复位过程中以及复位刚刚完成时，尚未开启复用功能的I/O端口会被自

动配置为浮空输入模式；而复位后，用于调试的JTAG引脚则会被设置为输入上拉模式或输

入下拉模式，以保证调试功能的正常初始化。​

6、若要将STM32某一I/O端口的输出电平设置为高电平，实际操作中最直接有效的方式

是对BSRR寄存器进行控制——通过置位该寄存器中与目标I/O端口对应的位，即可快

速实现端口高电平输出。​

7、在STM32的APB总线系统中，APB1总线的最高工作频率限制为36MHz，APB2总线

的最高工作频率限制为72MHz；从分频器的性能来看，APB1分频器支持的最大输出频率为

36MHz，APB2分频器支持的最大输出频率为72MHz，这是由芯片硬件设计决定的固定参数。

8、①STM32的通用定时器挂载在APB1总线上，该类定时器支持三种不同的计数模式，

分别是向上计数模式、向下计数模式和向上向下双向计数模式，并且每个通用定时器都配备

4个独立的通道，可满足不同的功能需求（如PWM输出、输入捕获等）。​

②STM32通用定时器TIM所搭载的16位计数器，能够以三种不同的方式工作，这三种

工作方式分别为向上计数模式、向下计数模式和中央对齐计数模式，可根据实际应用场景选

择合适的模式。​

9、STM32的DAC模块所需的时钟信号由APB1总线提供。该DAC模块属于12位数字

输入、电压输出类型的数模转换器，拥有2个独立的输出通道，每个通道都配备单独的转

换电路。DAC模块可灵活配置为8位或12位的转换模式，同时也能与DMA控制器配合

使用，实现数据的高速传输；当DAC模块工作在12位转换模式时，输入的数据可设置为

左对齐或右对齐的格式，以适配不同的数据处理需求。​

10、在STM32的脉冲宽度调制（PWM）模式下，所生成信号的频率由TIMx_ARR（自动重

装载寄存器）决定——该寄存器的值决定了定时器的计数周期，进而影响PWM信号的

频率；而信号的占空比则由TIMx_CCR（捕获比较寄存器）决定，通过调整该寄存器的值，

可改变PWM信号中高电平与低电平的时间比例。​

11、在使能STM32的DACx通道之前，为了避免引脚产生寄生干扰以及减少额外的功率消

耗，需要将与该通道对应的引脚（如PA4、PA5）预先配置为模拟输入模式；一旦DACx通

道被使能，对应的GPIO引脚（PA4或PA5）就会自动与DAC模块的模