数字逻辑电路大全.pptVIP

三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线，实现信号的分时单向传送.（b）组成双向总线，实现信号的分时双向传送。（2）三态门的应用第30页，共48页，星期日，2025年，2月5日5．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。七、TTL集成逻辑门电路系列简介1．74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。第31页，共48页，星期日，2025年，2月5日所以输出为低电平。一、NMOS门电路1．NMOS非门2.3MOS逻辑门电路逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2）（1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为：第32页，共48页，星期日，2025年，2月5日（2）当输入Vi为低电平0V时，T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。所以电路实现了非逻辑。2．NMOS门电路（1）与非门（2）或非门第33页，共48页，星期日，2025年，2月5日1．逻辑关系：（设VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。（2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。二、CMOS非门CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。第34页，共48页，星期日，2025年，2月5日第1页，共48页，星期日，2025年，2月5日2．或门电路第2页，共48页，星期日，2025年，2月5日二、三极管非门电路第3页，共48页，星期日，2025年，2月5日二极管与门和或门电路的缺点：（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差第4页，共48页，星期日，2025年，2月5日解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。第5页，共48页，星期日，2025年，2月5日三、DTL与非门电路工作原理：（1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通，VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即：第6页，共48页，星期日，2025年，2月5日2.2TTL逻辑门电路一、TTL与非门的基本结构及工作原理1．TTL与非门的基本结构第7页，共48页，星期日，2025年，2月5日第8页，共48页，星期日，2025年，2月5日2．TTL与非门的逻辑关系（1）输入全为高电平3.6V时。T2、T3导通，VB1=0.7×3=2.1（V），由于T3饱和导通，输出电压为：VO=VCES3≈0.3V这时T2也饱和导通，故有VC2=VE2+VCE2=1V。使T4和二极管D都截止。实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。第9页，共48页，星期日，2025年，2月5日该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4≈VCC=5V，使T4和D导通，则有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。综合上述两种情况，该电路满足与非的逻辑功能，即：（2）输入有低电平0.3V时。第10页，共48页，星期日，2025年，2月5日二、TTL与非门的开关速度1．TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。第11页，共48页，星期日，2025年，2月5日（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。第12页，共48页，星期日，2025年，2月5日2．TTL与非门传输延迟时间tpd导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH—