数字电路逻辑设计管.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第1页,共35页,星期日,2025年,2月5日MOS管除分N沟道、P沟道外,还分增强型和耗尽型。

增强型栅压VGS为0无沟道,耗尽型栅压VGS为0有沟道。1、MOS管的基本结构以N沟道增强型为例源、漏极结构对称,可以互换使用P衬P型衬底,N型沟道DGS第2页,共35页,星期日,2025年,2月5日2、N沟道增强型MOS管的工作特点:DGS栅极电压VGS小于开启电压VGS(th)时,无沟道形成,漏极电流ID为0。VDS爱多大多大!(截止区)栅极电压VGS大于等于开启电压VGS(th)时,沟道形成,有ID形成,分两种情况:a、VDS较大,大于VGS—VGS(th),ID随VGS的增加而增加。但很快VDS已使ID饱和,没什么影响了。(饱和区)b、VDS较小,小于VGS—VGS(th),ID随VGS的增加也增加,但与VDS的大小密切相关。或者也可以这样说:对某一VGS,ID随VDS线性增加,且VGS越大,斜率越大,等效电阻越小。(非饱和区or可调电阻区)第3页,共35页,星期日,2025年,2月5日3、转移特性和跨导gmVGS和IDS的关系通常用跨导表示:?IDSgm=————?VGSVDS=常数它代表VGS对IDS的控制能力。gm与沟道宽度和长度有关。沟道宽度越宽、长度越短,gm越大,控制能力越强。第4页,共35页,星期日,2025年,2月5日4、MOS管的输入电阻和输入电容MOS管的输入阻抗指栅极到源极(或漏极)的电阻,由于有SiO2绝缘层的阻隔,电阻极大,通常在1012欧姆以上。作为静态负载对前级几乎没有什么影响。MOS管的栅极、源极之间有很小的寄生电容,称为输入电容,虽然很小(几P或更小),但由于输入阻抗极高,漏电流很小,所以可用来暂时存储信息(如动态RAM)。5、直流导通电阻RON直流导通电阻是指MOS管导通时,漏源电压和漏源电流的比值:RON=VDS/IDS第5页,共35页,星期日,2025年,2月5日(二)、MOS反相器MOS反相器有四种形式,我们只讲E/E型、CMOS反相器。E/EMOS反相器有两个增强型MOS管组成,一个作为输入管,一个作为负载管,两个管子的特性(如跨导)完全不同。由N沟道管构成的反相器叫NMOS反相器。见图:VVVTo2Ti1DD1、E/EMOS管反相器结构:第6页,共35页,星期日,2025年,2月5日当输入A=0V时:T1截止,T2导通。T1只有nA级漏电流。工作在负载线A点。AB输出电压:F=VDD-Vth2=5–2=3V设:Vth2=2VVGS1Vth1当输入A=3V时:VGS1Vth1T1导通:工作在负载线B点。输出电压:由此可知:rd2?rd1就能很好实现倒相器逻辑功能。Vth1=1.5V2、E/EMOS管反相器工作原理:负载管特性FA+VDDT2T1第7页,共35页,星期日,2025年,2月5日①与非门T3:负载管T1,T2两个串连驱动管当A,B中有一个低电平时,相应的驱动管截止,输出F为高电平。当A,B全为高电平时,T1,T2均导通,输出F为低电平。ABT1T2F00止止101止导110导止111导导0电路组成:工作原理:3.NMOS逻辑门N:0止1导通FAT2T1T3B第8页,共35页,星期日,2025年,2月5日T3:负载管T1、T2两个并连驱作动管当A,B中只要有一个高电平时,T1,T2总有一个导通,输出F为低电平。只有A,B全为低电平,T1,T2均截止,输出F才是高电平。输出和输入的逻辑关系是:ABT1T2F00止止10

文档评论(0)

xiaoyao2022 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档