原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
第1页，共10页，星期日，2025年，2月5日一、计数型顺序脉冲发生器(一)由四进制计数器(JK触发器)和译码器构成Y0CP1J1KC1FF01J1KC1FF111RDRD1CRY1Y2Y3CPQ0Q1Y0Y1Y2Y3第2页，共10页，星期日，2025年，2月5日(二)由D触发器和译码器构成C11DQ0Q0RDC11DQ1Q1FF0FF1=1CPCRRD111Y0Y1Y2Y3结果与前同防止竞争冒险第3页，共10页，星期日，2025年，2月5日二、移动位型顺序脉冲发生器C11DQ0C11DQ1C11DQ2C11DQ3FF0FF1FF2FF3CPCRRRRR1状态图同环型计数器，能自启动，只有4个有效状态，但不需译码器。(一)由环型计数器构成CPQ0Q1Q2Q3(二)由扭环型计数器构成（略）第4页，共10页，星期日，2025年，2月5日三、用MSI构成顺序脉冲发生器D0D1D2D3LDCRCTTCTPQ0Q1Q2Q3CO74LS16374LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y71D2D3D4D5D6D7D8DCP174LS374EN1Q2Q3Q4Q5Q6Q7Q8Q3位二进制计数译码缓冲寄存第5页，共10页，星期日，2025年，2月5日5.4.2三态逻辑和微机总线接口一、总线结构总线是多条数据线或地址线控制信号线的简称。(一)总线表示方法公用导线设备1设备2总线设备1设备2(二)设备性质与总线双向设备可读出,可写入输出设备只“读出”总线输入设备只“写入”第6页，共10页，星期日，2025年，2月5日(三)常用器件与总线的连接1.两个以上TTL(CMOS)器件输出端不能与同一根总线连接;2.OC门和OD门可以输出端并联(线)后连接总线;3.三态逻辑器件的输出端可以连接同一根总线;二、三态器件和总线设计(一)三态器件三态:高电平、低电平、高阻态三态缓冲器的逻辑符号曾用国标美国原码输出高电平使能EN1原码输出低电平使能EN1反码输出高电平使能EN1反码输出低电平使能EN1第7页，共10页，星期日，2025年，2月5日
文档评论（0）