毕业论文外文翻译-VPR:一种新的包装,布局和布线工具的FPGA研究.pdfVIP

毕业论文外文翻译-VPR:一种新的包装,布局和布线工具的FPGA研究.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

译文

VPR:一种新的包装,布局和布线工具的FPGA研究

沃恩贝茨和乔纳森罗斯

系电气与计算机工程系,多伦多大学

多伦多,,加拿大沃恩,

ONM5S3G4{jayar}@

摘要

我们描述了一个基于新的功能和工具使用的算法,各种途径和方()。

FPGACADVPR

在减少路由面积计算方面,VPR优于所有的FPGA布局布线工具,我们可以比较。虽

然常用的算法是基于已知的方法,是我们目前而言改善运行时间和质量的几个有效方

法。我们目前的版图和路由上的大型电路的一套新的结果,让未来的基准电路尺寸上

的设计方法更多,用于今天的典型的FPGA布局布线工具工业品外观设计。VPR是针

对一个范围广泛的架构的能力,并且源代码是公开的。它和相关的网表翻译群

FPGA/

集工具VPACK已经被用在世界各地的一些研究项目,并且是有用的FPGA体系结构

的研究。

1简介

在FPGA的研究中,人们通常必须评估新结构特色的实用工具而做评估实验。也

就是说评估基准电路技术映射,放置和FPGA的布线结构上的关系和措施的架构质量,

如运算速度或区域,然后可以很容易地提取出来。因此,有相当大的对于灵活CAD工

具的需求,这样才可以针对各种架构的FPGA做高效的设计,从而便于比较均匀的设

计架构。本文介绍了通用的地点和路线(VPR)工具,设计很灵活,足够让许多FPGA

架构的比较VPR可以执行的位置,要么全球路由或合并后的全球详细路由。这是公开

的/〜jayar/软件。

为了使FPGA体系结构的比较有意义,它是至关重要的CAD工具用于将每个电路

架构,以地图的高品质展现。路由相优于所有的VPR在查看FPGA的路由器方面,任

何标准基准测试的结果都可用,并且指出VPR的砂矿和路由器的组合胜过所有出版的

FPGA布局和布线工具。本文结构如下:

在第2节我们描述了一些VPR功能的FPGA架构和范围与它可能被使用的地方。

在第3和第4节,我们描述了布局布线法。在第5节讲述了比较有必要的VPR曲目数

量和该电路成功的布线所要求的其他已发表的工具。在第6节得出了我们的结论,并

提出一些VPR将来的升级。

1

2概述VPR

图1概括了VPR的CAD流程。VPR投入到由一个technologymapped网表和一

个文本文件描述了的FPGA架构中。VPR可以放置电路,或一个预先存在的位置,可

以读入VPR可以执行或者是全局的路线或合并后的全球/详细的安置途径。VPR的输

出由布局、布线和统计组成,评估一项有用的工具FPGA架构,如路由线长,跟踪计

数最大净长度。给出一些可指定的建筑结构参数描述文件:

•逻辑块输入和输出的数量,

•对每个逻辑块的输入和输出端访问(S)之和

•逻辑等价性不同的输入和输出引脚(例如,所有对照表输入功能当量),

•对I/成一行或一列的FPGA适合O引脚数,

•逻辑块阵列的尺寸(如23×30的逻辑块)。此外,如果全球路由要执行,你也可以指

定:

•横向和纵向通道的相对宽度之和

•在不同区域的FPGA的渠道相对宽度。最后,如果合并后的全球和详细的路由被执行,

一个也会进行求值:

•开关块[1]架构(即为何路由曲目是相互关联的),

•曲目号码,每个逻辑块的输入引脚连接([1]),

•为逻辑块输出FC值,

•对I/O口FC值。

文档评论(0)

1亿VIP精品文档

相关文档