于Libero的数字逻辑设计仿真及验证实验实验报告(实验4到8).doc

于Libero的数字逻辑设计仿真及验证实验实验报告(实验4到8).doc

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

PAGE/NUMPAGES

___计算机__学院计科专业1班________组、学号3114005812姓名林泽伟协作者______________教师评定_________________

实验题目_________基于Libero的数字逻辑设计仿真及验证实验_________

熟悉EDA工具的使用;仿真基本门电路。

仿真组合逻辑电路。

仿真时序逻辑电路。

基本门电路、组合电路和时序电路的程序烧录及验证。

数字逻辑综合设计仿真及验证。

实验报告

1、基本门电路

一、实验目的

1、了解基于Verilog的基本门电路的设计及其验证。

2、熟悉利用ED

文档评论(0)

ssssklp + 关注
实名认证
内容提供者

简简单单 落落大方

1亿VIP精品文档

相关文档