三代测序条形码识别算法的硬件实现.pdfVIP

摘要

随着第三代脱氧核糖核酸（DNA）测序技术的测序通量不断提高，利用“DNA

测序条形码（Barcode）”实现多个样本并行测序成为有效利用三代测序设备测序

能力的重要策略。考虑到测序过程中存在复杂的测序错误，尤其是插入与删节错

误，研究者借助通信系统中的纠错码（例如Levenshtein码），提出了很多不同容

量与“鲁棒性”的DNA条形码构造与解码方法。然而，由于新一代测序技术的

序列数据吞吐量很大，并且DNA测序条形码识别的复杂度往往较高，通用计算

机难以满足高通量的测序数据的处理需求。针对这一问题，论文研究了一种高鲁

棒性的测序条形码识别算法的硬件实现，完成了高吞吐率、低硬件复杂度的测序

条形码识别算法加速器。

针对基于循环移位和动态规划的高鲁棒性测序条形码识别算法，设计并实现

了基于现场可编程门阵列（FieldProgrammableGateArray，FPGA）的算法实现。

具体地，首先分析了条形码识别算法的基本原理与方法，并按照自顶向下的设计

方法对硬件加速电路进行模块划分，依据FPGA的并行特点和识别算法的功能要

求对各个模块提出优化设计。设计中，针对动态规划算法的复杂度高的问题，提

出通过优化迭代方程映射为处理单元时的电路结构，以提高处理单元（Process

Element，PE）映射效率的脉动式阵列结构，并设计了基于回溯算法纠正插入/删

节错误的电路架构。

进一步，基于FPGA平台对测序条形码识别加速电路进行综合仿真和硬件实

际测试验证。具体地，首先给出了硬件加速器以及内部关键模块在FPGA上搭建

实现后的时序仿真波形图，通过仿真结果验证硬件加速器内部各模块时序和功能

正确。其次，分析了硬件加速器的逻辑资源占用情况。最后，在FPGA工作频率

为100MHz的情况下，验证了针对不同长度的测序条形码构建的识别加速器的

硬件加速效果。实验结果表明，硬件加速器在占用少量资源的同时，相较于通用

计算机上的软件实现，可获得约70~180倍的效率提升，能够满足多路复用测序

中测序条形码的实时识别需求。

关键词：复用测序，测序条形码，动态规划，脉动阵列

ABSTRACT

Withthecontinuousimprovementofthesequencingthroughputofthethird

generationdeoxyribonucleicacid(DNA)sequencingtechnology,themultiplexed

sequencingtechnologyusingtheDNAsequencingbarcodestosequencemultiple

samplesinparallelhasbecomeakeystrategytoeffectivelyutilizethesequencing

capabilitiesofthird-generationsequencingequipment.Inviewofthecomplex

sequencingerrors,especiallyinsertionanddeletionerrors,researchersproposeda

numberofmethodsforconstructinganddecodingDNAbarcodeswithdifferent

capacitiesandrobustnesswiththehelpoferrorcorrectingcodes(suchasLevenshtein

codes)incommunicationsystems.However,duetothelargeamountofsequencedata

generatedbynext-generationsequencingtechnology,andthecomplexityofDNA

sequencingbarcodeidentificationisoftenhigh,i