集成电路组成任意进制的计数器.pptVIP

集成电路组成任意进制的计数器第1页，共37页，星期日，2025年，2月5日

部分常用集成计数器第2页，共37页，星期日，2025年，2月5日

芯片例：74161，74191，74160，7419074160：十进制加，功能表同74161第3页，共37页，星期日，2025年，2月5日

74190：十进制加/减功能表同74191第4页，共37页，星期日，2025年，2月5日

任意进制计数器的设计1、MN:置零法（复位法）：第M个状态SM译出异步置零端有效的信号,使计数器立即复位S0。适用于有异步置零输入端(74161,74160)SM仅是短暂的过渡状态第5页，共37页，星期日，2025年，2月5日

例1同步十进制同步六进制或：此时状态图？第6页，共37页，星期日，2025年，2月5日

置零法的缺点：1.由于SM仅是短暂的过渡状态，所以置零信号持续时间很短，复位不可靠。改进：加基本RS触发器。2.要另外产生进位输出信号第7页，共37页，星期日，2025年，2月5日

置数法：在选定的某一状态Si译出置数端有效的信号，下一时钟计数器置数，稳定状态包括Si---适用于有同步置数输入端的计数器（74160/1）；对异步置数端（74190/1），应在Si+1状态译出置数端有效的信号，稳定状态不包括Si+1。具体可分四种情形1.置零；2.置最小值；3.置最大值；4.置中间值（D=X）第8页，共37页，星期日，2025年，2月5日

例2以十(74160)六为例(图略，见图5.3.37）1.D3D2D1D0=0,需另加进位输出：C=Q2Q02.D3D2D1D0=0100,3.D3D2D1D0=1001，4.D3D2D1D0=0011，需另加进位输出：C=Q3问题：若用74190如何设计第9页，共37页，星期日，2025年，2月5日

置最大值第10页，共37页，星期日，2025年，2月5日

2、MN*先将计数容量扩展，必须由两片以上计数器组合起来，然后用分别/整体置零/数法构成M进制计数器*各片连接方法串行进位方式并行进位方式*串行/异步方式：低位片的进位输出信号作为高位片的时钟输入信号。*并行/同步方式：低位片的进位输出信号作为高位片的工作状态控制信号，两片时钟同接CP。第11页，共37页，星期日，2025年，2月5日

分两种情况：1.M=N1*N2,N1,N2N用置数法或置零法分别将两个N进制计数器置成N1,N2进制计数器，用串行或并行进位方式将它们连接起来即构成M进制计数器例3.M=100=10*10第12页，共37页，星期日，2025年，2月5日

设计时注意：高位片的时钟（进位信号）如何给出生进位信号第13页，共37页，星期日，2025年，2月5日

例习题5.15,用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9第14页，共37页，星期日，2025年，2月5日

例习题5.15,用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9M=7*9=63,Y:CP=1:63第15页，共37页，星期日，2025年，2月5日

例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M=10*3=30第16页，共37页，星期日，2025年，2月5日

例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M=10*3=30第17页，共37页，星期日，2025年，2月5日

2.M为大于N的素数时，即不能分解为N1*N2用串行或并行进位方式将计数容量扩展为N’进制计数器，MN’,然后用整体置零/数法构成M进制计数器.整体置零/数法，类似前述置零/数法，不同的是两(多）片计数器同