eda技术实用教程考试试题及答案.docxVIP

eda技术实用教程考试试题及答案

EDA技术实用教程考试试题

一、单项选择题（每题2分，共20分）

1.下面哪个不是EDA技术的设计方法（）

A.自顶向下设计方法

B.自底向上设计方法

C.混合设计方法

D.中间突破设计方法

2.下列哪种硬件描述语言是EDA技术中最常用的（）

A.VHDL

B.VerilogHDL

C.SystemVerilog

D.以上都是

3.在VHDL中，信号赋值语句“s=aANDb;”中，“=”表示（）

A.小于等于

B.信号赋值

C.变量赋值

D.条件判断

4.VerilogHDL中，模块的端口类型不包括（）

A.input

B.output

C.inout

D.buffer

5.下列哪种设计工具不属于EDA工具（）

A.QuartusII

B.ISE

C.MATLAB

D.Modelsim

6.在FPGA设计中，综合的作用是（）

A.将高级语言描述转换为门级网表

B.将门级网表转换为物理布局

C.对设计进行功能仿真

D.对设计进行时序仿真

7.以下关于状态机的描述，错误的是（）

A.状态机分为摩尔型和米里型

B.摩尔型状态机的输出只与当前状态有关

C.米里型状态机的输出只与输入有关

D.状态机可以用硬件描述语言实现

8.在VHDL中，要实现一个4选1数据选择器，最少需要（）个选择信号

A.1

B.2

C.3

D.4

9.下列关于FPGA和CPLD的说法，正确的是（）

A.FPGA是基于乘积项结构的

B.CPLD是基于查找表结构的

C.FPGA的密度一般比CPLD高

D.CPLD的速度一般比FPGA慢

10.在EDA设计流程中，布局布线是在（）之后进行的

A.综合

B.功能仿真

C.时序仿真

D.编程下载

二、多项选择题（每题3分，共15分）

1.EDA技术的主要特点包括（）

A.自动化程度高

B.设计周期短

C.可实现硬件的软件化设计

D.成本高

2.VHDL中的数据对象包括（）

A.信号

B.变量

C.常量

D.元件

3.VerilogHDL中的基本逻辑门有（）

A.与门

B.或门

C.非门

D.异或门

4.以下属于EDA设计流程的有（）

A.设计输入

B.综合

C.布局布线

D.编程下载

5.在FPGA设计中，常用的约束文件有（）

A.SDC文件

B.UCF文件

C.XDC文件

D.TCL文件

三、判断题（每题2分，共10分）

1.EDA技术只能用于数字电路设计，不能用于模拟电路设计。（）

2.VHDL是一种面向对象的硬件描述语言，而VerilogHDL不是。（）

3.功能仿真只考虑逻辑功能的正确性，不考虑信号的延迟。（）

4.FPGA可以反复编程，而CPLD只能编程一次。（）

5.在VerilogHDL中，“always”块可以用于组合逻辑和时序逻辑的描述。（）

四、简答题（每题10分，共30分）

1.简述EDA技术的设计流程。

2.说明VHDL中信号和变量的区别。

3.什么是FPGA的配置？简述FPGA配置的过程。

五、设计题（每题15分，共15分）

用VerilogHDL设计一个8位加法器，要求有两个8位输入端口a和b，一个8位输出端口sum，以及一个进位输出端口cout。

答案

一、单项选择题

1.D。EDA技术的设计方法主要有自顶向下设计方法、自底向上设计方法和混合设计方法，没有中间突破设计方法。

2.D。VHDL、VerilogHDL、SystemVerilog都是EDA技术中常用的硬件描述语言。

3.B。在VHDL中，“=”表示信号赋值。

4.D。VerilogHDL中模块的端口类型有input、output、inout，没有buffer。

5.C。MATLAB主要用于数学计算和仿真，不属于EDA工具，QuartusII、ISE是FPGA开发工具，Modelsim是仿真工具。

6.A。综合的作用是将高级语言描述转换为门级网表。

7.C。米里型状态机的输出与当前状态和输入都有关。

8.B。4选1数据选择器需要2个选择信号。

9.C。FPGA是基于查找表结构的，CPLD是基于乘积项结构的，FPGA的密度一般比CPLD高，CPLD的速度一般比FPGA快。