享受增值税加计抵减政策的集成电路企业条件、提交材料明细表.pdfVIP

享受增值税加计抵减政策的集成电路企业条件.pdf

享受增值税加计抵减政策的集成电路企业提交材料明细表.pdf

附件1

享受增值税加计抵减政策的集成电路企业条件

一、享受加计抵减政策的集成电路设计企业，必须同时

满足以下条件：

（一）在中国境内（不包括港、澳、台地区）依法设立，

从事集成电路设计、电子设计自动化（EDA）工具开发或知

识产权（IP）核设计并具有独立法人资格的企业；

（二）属于增值税一般纳税人；

（三）申请优惠政策的上一年度，企业具有劳动合同关

系或劳务派遣、聘用关系的研究开发人员月平均数占企业月

平均职工总数的比例不低于40%；

（四）企业拥有核心关键技术和属于本企业的知识产

权，并以此为基础开展经营活动，且申请优惠政策的上一年

度，研究开发费用总额占企业销售（营业）收入（主营业务

收入与其他业务收入之和，下同）总额的比例不低于7%（本

条及下述研究开发费用政策口径，按照《财政部、国家税务

总局、科技部关于完善研究开发费用税前加计扣除政策的通

知》（财税〔2015〕119号）和《国家税务总局关于研发费用

税前加计扣除归集范围有关问题的公告》（国家税务总局公

告2017年第40号）的规定执行）；

1

（五）申请优惠政策的上一年度，集成电路设计（含EDA

工具、IP和设计服务，下同）销售（营业）收入占企业收入

总额的比例不低于60%，其中自主设计销售（营业）收入占

企业收入总额的比例不低于50%，且企业收入总额不低于

（含）3000万元；

（六）申请优惠政策的上一年度未发生重大安全、重大

质量事故或严重环境违法行为；企业申请进入名单前36个

月未发生骗取留抵退税、出口退税或虚开增值税专用发票情

形，未因偷税被税务机关处罚两次及以上。

二、享受加计抵减政策的集成电路生产企业，必须同时

满足以下条件：

（一）在中国境内（不包括港、澳、台地区）依法设立，

从事集成电路线宽小于130纳米（含）的逻辑电路制造；存

储器制造；线宽小于0.25微米（含）的特色工艺集成电路制

造；集成电路线宽小于0.5微米（含）的化合物集成电路制

造，并具有独立法人资格的企业；

（二）属于增值税一般纳税人；

（三）符合国家布局规划和产业政策；

（四）申请优惠政策的上一年度，具有劳动合同关系或

劳务派遣、聘用关系的研究开发人员月平均数占企业月平均

职工总数的比例不低于20%（从事8英寸及以下集成电路制

造的不低于10%）；

2

（五）企业拥有关键核心技术和属于本企业的知识产

权，并以此为基础开展经营活动，且申请优惠政策的上一年

度，研究开发费用总额占企业销售（营业）收入（主营业务

收入与其他业务收入之和，下同）总额的比例不低于2%；

（六）申请优惠政策的上一年度，集成电路制造销售（营

业）收入占企业收入总额的比例不低于60%；

（七）申请优惠政策的上一年度未发生重大安全、重大

质量事故或严重环境违法行为；企业申请进入名单前36个

月未发生骗取留抵退税、出口退税或虚开增值税专用发票情

形，未因偷税被税务机关处罚两次及以上。

三、享受加计抵减政策的集成电路封测企业，必须同时

满足以下条件：

（一）在中国境内（不包括港、澳、台地区）依法设立，

从事集成电路封装、测试并具有独立法人资格的企业；

（二）属于增值税一般纳税人；

（三）符合国家布局规划和产业政策；

（四）申请优惠政策的上一年度，具有劳动合同关系或

劳务派遣、聘用关系的研究开发人员月平均数占企业当年月

平均职工总数的比例不低于10%；

（五）企业拥有关键核心技术和属于本企业的知识产

权，并以此为基础开展经营活动，且申请优惠政策的上一年

度，研究开发费用总额占企业销售（营业）收入总额的比例

3

不低于3%；

（六）申请优惠政策的上一年度，集成电路封装、测试

销售（营业）收入占企业收入总额的比例不低于60%，且企

业收入总额不低于（含）2000万元；