集成电路制造工艺微电子.pptVIP

第1页，共41页，星期日，2025年，2月5日CMOS集成电路制造工艺第2页，共41页，星期日，2025年，2月5日第3页，共41页，星期日，2025年，2月5日形成N阱初始氧化淀积氮化硅层光刻1版，定义出N阱反应离子刻蚀氮化硅层N阱离子注入，注磷第4页，共41页，星期日，2025年，2月5日形成P阱在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化去掉光刻胶及氮化硅层P阱离子注入，注硼第5页，共41页，星期日，2025年，2月5日推阱退火驱入去掉N阱区的氧化层第6页，共41页，星期日，2025年，2月5日形成场隔离区生长一层薄氧化层淀积一层氮化硅光刻场隔离区，非隔离区被光刻胶保护起来反应离子刻蚀氮化硅场区离子注入热生长厚的场氧化层去掉氮化硅层形成多晶硅栅生长栅氧化层淀积多晶硅光刻多晶硅栅刻蚀多晶硅栅第7页，共41页，星期日，2025年，2月5日形成硅化物淀积氧化层反应离子刻蚀氧化层，形成侧壁氧化层淀积难熔金属Ti或Co等低温退火，形成C-47相的TiSi2或CoSi去掉氧化层上的没有发生化学反应的Ti或Co高温退火，形成低阻稳定的TiSi2或CoSi2第8页，共41页，星期日，2025年，2月5日形成N管源漏区光刻，利用光刻胶将PMOS区保护起来离子注入磷或砷，形成N管源漏区形成P管源漏区光刻，利用光刻胶将NMOS区保护起来离子注入硼，形成P管源漏区第9页，共41页，星期日，2025年，2月5日形成接触孔化学气相淀积磷硅玻璃层退火和致密光刻接触孔版反应离子刻蚀磷硅玻璃，形成接触孔第10页，共41页，星期日，2025年，2月5日形成第一层金属淀积金属钨(W)，形成钨塞第11页，共41页，星期日，2025年，2月5日形成第一层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第一层金属版，定义出连线图形反应离子刻蚀金属层，形成互连图形第12页，共41页，星期日，2025年，2月5日形成穿通接触孔化学气相淀积PETEOS通过化学机械抛光进行平坦化光刻穿通接触孔版反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第二层金属版，定义出连线图形反应离子刻蚀，形成第二层金属互连图形第13页，共41页，星期日，2025年，2月5日合金形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻钝化版刻蚀氮化硅，形成钝化图形测试、封装，完成集成电路的制造工艺CMOS集成电路一般采用(100)晶向的硅材料第14页，共41页，星期日，2025年，2月5日AA第15页，共41页，星期日，2025年，2月5日双极集成电路

制造工艺第16页，共41页，星期日，2025年，2月5日第17页，共41页，星期日，2025年，2月5日制作埋层初始氧化，热生长厚度约为500～1000nm的氧化层光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶进行大剂量As+注入并退火，形成n+埋层双极集成电路工艺第18页，共41页，星期日，2025年，2月5日生长n型外延层利用HF腐蚀掉硅片表面的氧化层将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定第19页，共41页，星期日，2025年，2月5日形成横向氧化物隔离区热生长一层薄氧化层，厚度约50nm淀积一层氮化硅，厚度约100nm光刻2#版(场区隔离版第20页，共41页，星期日，2025年，2月5日形成横向氧化物隔离区利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉进行硼离子注入第21页，共41页，星期日，2025年，2月5日形成横向氧化物隔离区去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区去掉氮化硅层第22页，共41页，星期日，2025年，2月5日形成基区光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区基区离子注入硼第23页，共41页，星期日，2025年，2月5日形成接触孔：光刻4#版(基区接触孔版)进行大剂量硼离子注入刻蚀掉接触孔中的氧化层第24页，共41页，星期日，2025年，2月5日形成发射区光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔进行低能量、高剂量的砷离子注入，形成发射区和集电区第25页，共41页，星期日，2025年，2月5日金属化淀积金属，一般是铝或Al-Si、Pt-Si合金等光刻6#版(连线版)，形成金属互连线合金：使Al与接触孔中的硅形成良好的欧