并行口及其应用.pptVIP

第1页，共29页，星期日，2025年，2月5日P0端口的结构与功能P0口的一位结构图P0口除可以作为通用的8位I/O口外，当进行外部存储器的扩展时，还可以将其作为分时复用的低8位地址/数据总线。*第2页，共29页，星期日，2025年，2月5日P0端口的结构与功能P0口用作通用I/O口作为输出口作为输入口“读-修改-写”操作用作通用I/O口时，CPU令控制信号为低电平，其作用有二个：一是使模拟开关MUX接通下端，即锁存器输出端，二是令与门输出低电平，VF0截止，致使输出级为开漏输出电路。*第3页，共29页，星期日，2025年，2月5日P0端口的结构与功能P0口用作地址/数据总线P0口分时输出低8位地址、输入数据P0口分时输出低8位地址、输出数据*第4页，共29页，星期日，2025年，2月5日P1端口的结构与功能P1口的一位结构图对于通常的51内核单片机而言，P1口是惟一一个单功能口，只能作为通用的I/O端口。*第5页，共29页，星期日，2025年，2月5日P2端口的结构与功能P2口的某一位结构*第6页，共29页，星期日，2025年，2月5日P2端口的结构与功能P2端口的功能P2口可以作为—般的通用I/O口，其工作方式与P0口类似。当作为通用的I/O口使用时，读引脚状态下需要向端口写1，也属于准双向口。其输出驱动电路与P0口不同，内部已经设有上拉电阻，因此不需要外接电阻。当需要在单片机外部进行扩展时，P2口也可以作为高8位地址总线，与P0口的低8垃地址总线一起形成16位I/O地址。此时，CPU发出控制信号使模拟开关MUX接到地址线，地址信息通过非门和场效应管输出到引脚。*第7页，共29页，星期日，2025年，2月5日P3端口的结构与功能P3口的某一位结构P3口是单片机中使用最灵活、功能最多的一个并行端口，不仅具有通用的输入输出功能，而且还具有多种用途的第二功能。*第8页，共29页，星期日，2025年，2月5日P3端口的结构与功能P3端口的功能 使用P3口时多数是将8根I/O线单独使用，既可将其设置为第二功能，也可设置为第一功能。当工作于通用的I/O功能时，单片机会自动将第二功能输出线置1。与其他的I/O口一样，在向端口写数据时，锁存器的状态与输出引脚的状态一致；当读端口的状态时，则需先向端口写1，再将数据读入内部数据总线，因此是准双向口。*第9页，共29页，星期日，2025年，2月5日P3端口的结构与功能P3端口的功能 单片机工作于第二功能时，自动将锁存器的Q端置1.表4.2AT89C52P3口引脚的第二功能口线第二功能信号名称P3.0RXD串行数据接收P3.1TXD串行数据发送P3.2INT0外部中断0请求信号输入P3.3INT1外部中断1请求信号输入P3.4T0定时器/计数器0计数输入P3.5T1定时器/计数器1计数输入P3.6WR外部RAM写选通P3.7RD外部RAM读选通*第10页，共29页，星期日，2025年，2月5日注意事项单片机的并行I/O接口有以下应用特性P0，P1，P2，P3作为通用I/O口使用时，输入操作是读引脚状态；输出操作是对口的锁存器的写入操作，锁存器的状态立即反映到引脚上。P1，P2，P3口作为输出口时，由于电路内部带上拉电阻，因此无需外接上拉电阻，而PO口由于内部无上拉电阻，因此使用它时，必须外接上拉电阻。P0，P1，P2，P3作为通用的输入口时，必须使电路中的锁存器写入高电平“1”，使场效应管（FET）VF1截止，以避免锁存器输出为“0”时场效应管VF1导通使引脚状态始终被钳位在“0”状态。*第11页，共29页，星期日，2025年，2月5日注意事项I/O口功能的自动识别。无论是P0、P2口的总线复用功能，还是P3口的第二功能复用，单片机会自动选择，不需要用户通过指令选择。两种读端口的方式。包括端口锁存器的“读-改-写”操作和读引脚的操作。在单片机中，有些指令是读端口锁存器的，如一些逻辑运算指令、置位/复位指令、条件转移指令以及将I/O口作为目的地址的操作指令；有些指令是读引脚的，如以I/O口作为源操作数的指令。I/O口的驱动特性。P0口每一个I/O口可驱动8个LSTTL输入，而P1、P2、P3口每一个I/O口可驱动4个LSTTL输入。在使用时应注意口的驱动能力。*第12页，共29页，星期日，2025年，2月5日IO口应用——输出输出：通过改变P0-P3四个寄存器对应位的数值，使输出端三极管（MOS管）打开或关闭，改变输出管脚的