第六章原理图输入方法.pptVIP

选择实验板上插有的目标器件目标器件引脚名和引脚号对照表键8的引脚名键8的引脚名对应的引脚号第29页，共81页，星期日，2025年，2月5日引脚对应情况实验板位置半加器信号通用目标器件引脚名目标器件EP1K30TC144引脚号1、键8：aPIO13272、键7bPIO12263、发光管8coPIO23394、发光管7soPIO2238第30页，共81页，星期日，2025年，2月5日步骤6：引脚锁定选择引脚锁定选项引脚窗第31页，共81页，星期日，2025年，2月5日此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！第32页，共81页，星期日，2025年，2月5日再编译一次，将引脚信息进去第33页，共81页，星期日，2025年，2月5日选择编程器，准备将设计好的半加器文件下载到目器件中去编程窗第34页，共81页，星期日，2025年，2月5日步骤7：编程下载(1)下载方式设定。图6-18设置编程下载方式在编程窗打开的情况下选择下载方式设置选择此项下载方式第35页，共81页，星期日，2025年，2月5日步骤7：编程下载(1)下载方式设定。图4-18设置编程下载方式(2)下载。图6-19向EF1K30下载配置文件下载（配置）成功！第36页，共81页，星期日，2025年，2月5日若键8、7为高电平进位“co”为‘1’和“so”为‘0’选择电路模式为“6”模式选择键第37页，共81页，星期日，2025年，2月5日步骤8：设计顶层文件(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口图6-20在顶层编辑窗中调出已设计好的半加器元件第38页，共81页，星期日，2025年，2月5日(2)完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3)将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。图6-21在顶层编辑窗中设计好全加器第39页，共81页，星期日，2025年，2月5日(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图6-221位全加器的时序仿真波形第40页，共81页，星期日，2025年，2月5日6.1.2设计流程归纳图6-23MAX+plusII一般设计流程第41页，共81页，星期日，2025年，2月5日6.1.3补充说明1.编译窗口的各功能项目块含义CompilerNetlistExtractorDatabaseBuilderLogicSynthesizerPartitionerTimingSNFExtractorFitterAssembler2.查看适配报告第42页，共81页，星期日，2025年，2月5日知识延伸：1、原理图输入设计8位全加器2、设计有时钟使能的1位十进制计数器第43页，共81页，星期日，2025年，2月5日知识梳理与总结：任务5基于原理图实现的基本门电路设计任务6基于原理图实现的1位全加器设计1位全加器原理图方式设计方法:（1）为本项工程设计建立文件夹（2）输入设计项目和存盘（3）将设计