集成电路制造考核试卷及答案.docxVIP

集成电路制造考核试卷及答案

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.在集成电路制造中，以下哪一项不属于前道工艺（Front-end-of-the-line,FEOL）的主要流程？

A.光刻(Lithography)

B.刻蚀(Etch)

C.沉积(Deposition)

D.封装(Packaging)

2.提供高纯度水用于集成电路制造过程中各种清洗和溶液制备的是：

A.去离子水(DeionizedWater,DIWater)

B.超纯水(Ultra-pureWater,UPW)

C.自来水(TapWater)

D.离子水(IonizedWater)

3.在CMOS工艺中，构成晶体管导电通路的关键材料是：

A.氮化硅(SiliconNitride,SiN)

B.氧化硅(SiliconDioxide,SiO2)

C.多晶硅(PolycrystallineSilicon)

D.重金属(Metal)

4.光刻工艺中，定义图形最小尺寸的关键参数是：

A.线宽(LineWidth)

B.间隙(Clearance)

C.线边缘粗糙度(LineEdgeRoughness,LER)

D.纯度(Purity)

5.等离子体刻蚀中，利用辉光放电产生离子轰击工件表面进行刻蚀的技术称为：

A.化学干法刻蚀(ChemicalDryEtch)

B.腐蚀刻蚀(Etch-Back)

C.磁控溅射刻蚀(MagnetronSputterEtch)

D.等离子体增强化学刻蚀(Plasma-EnhancedChemicalVaporEtch,PECVD-注意：此技术主要用于沉积)

6.在薄膜沉积工艺中，通过化学气相沉积（CVD）方法，利用等离子体提高化学反应活性的技术是：

A.低压力化学气相沉积(Low-pressureCVD,LPCVD)

B.高温化学气相沉积(High-temperatureCVD)

C.等离子体增强化学气相沉积(PECVD)

D.物理气相沉积(PhysicalVaporDeposition,PVD)

7.集成电路制造过程中，对环境洁净度要求最高的区域通常是：

A.化学清洗间

B.光刻室

C.沉积腔室

D.成品检验室

8.衡量集成电路制造过程中成品率好坏的关键指标是：

A.产量(Throughput)

B.设备利用率(EquipmentUtilization)

C.良率(Yield)

D.成本(Cost)

9.晶圆在经过多个工艺步骤后，其表面需要恢复平坦，通常采用以下哪种方法？

A.刻蚀(Etch)

B.抛光(Planarization)

C.沉积(Deposition)

D.激光退火(LaserAnnealing)

10.以下哪项措施不属于提高集成电路良率的方法？

A.优化工艺参数

B.提高设备精度

C.降低洁净室洁净度

D.改进缺陷检测与修复技术

二、填空题（每空2分，共20分）

1.集成电路制造通常在超净厂房中进行，根据洁净度等级不同，空气中每立方英尺允许的最大悬浮粒子数（0.5微米）也不同，例如，级洁净室通常要求小于______。

2.光刻工艺中，将光刻胶涂覆在晶圆表面的步骤称为______。

3.刻蚀工艺根据是否使用化学试剂，可以分为干法刻蚀和______刻蚀。

4.在CMOS器件中，由N型掺杂半导体和P型掺杂半导体构成的器件称为______器件。

5.薄膜沉积工艺中，利用蒸发或溅射等方式将物质沉积到基板表面的技术属于______沉积。

6.影响集成电路良率的因素众多，其中______（请填入一个具体因素，如：工艺参数波动、材料缺陷、设备污染等）是主要因素之一。

7.离子注入工艺是集成电路制造中实现晶体管掺杂的关键步骤，它利用高能离子束轰击晶圆表面，使离子______沉入到半导体材料内部。

8.晶圆的______是指晶圆上包含的有用器件区域的面积占晶圆总面积的比例。

9.在洁净室中，为了防止人员带出颗粒，通常会佩戴______