第6章时序逻辑电路.pptxVIP

第6章时序逻辑电路

6、1概述2

组合逻辑电路:t时刻输出仅与t时刻输入有关,与t以前得状态无关。时序逻辑电路:t时刻输出不仅与t时刻输入有关,还与电路过去得状态有关。一、组合逻辑电路与时序逻辑电路得区别1、从逻辑功能上瞧3

组合逻辑电路组合逻辑电路的框图时序逻辑电路框图存储电路主要由触发器构成4

X——外部输入Y——外部输出Z——触发器得控制输入Q——触发器得状态输出时序电路得结构:1)由组合电路与存储电路(触发器)构成;2)触发器得状态与电路得输入信号共同决定了电路得输出。一个时序电路可以没有组合电路部分,但就是不能没有存储电路。5

2、从电路结构上瞧3、从功能描述上瞧组合电路不含存储信息得触发器等元件。时序电路一定含有存储信息得元件——触发器。6

7二、时序逻辑电路得形式1、Moore型输出仅与存储电路得现态Q有关,而与当前输入无关。2、Mealy型输出不仅与存储电路得现态Q有关,而且还与当前输入有关。

8三、时序逻辑电路得分类

96、2时序逻辑电路得分析方法

10大家应该也有点累了,稍作休息大家有疑问得,可以询问与交流

11一、分析步骤异步

12二、分析举例☆同步时序电路分析1、无外部输入得时序电路例1试分析图示电路,并画出状态图与时序图。

131)时钟方程CLK1=CLK2=CLK(对同步电路可省去)2)驱动方程(输入方程)3)状态方程由JK特性方程:Q*=JQ’+K’Q可得各触发器得次态表达式——状态方程

144)状态转换表(依次设初态,求次态)5)状态图主循环无效状态电路具有自启动能力

156)波形图功能:同步三进制计数器,有自启动能力

16例2试分析图示时序电路得逻辑功能。(带有外部输出Y,触发器为主从JKF-F)

171)时钟方程(略)2)驱动方程(输入方程)

183)状态方程由JK特性方程:Q*=JQ’+K’Q可得各触发器得次态表达式——状态方程4)输出方程

195)状态转换表(依次设初态,求次态)

20状态转换表得另一种形式:

216)状态图

222、有外部输入得时序电路例1试分析图示时序电路。

231)驱动方程(输入方程)2)输出方程

243)状态方程由T特性方程:得:

254)状态转换表

265)状态图

27例2试分析图示时序电路。

281)驱动方程(输入方程)2)输出方程3)状态方程

294)状态表

305)状态图

316)波形图设Q=0(初态),加到输入端A、B得波形如图。

32

337)功能分析☆该电路为串行加法器电路A——被加数,B——加数Y——加法与,Q——进位☆波形图表示了两个八位二进制数相加得到与数得过程。ABY346、3时序逻辑电路得设计方法

35一、设计步骤1、设定状态从逻辑功能要求出发,确定输入、输出变量以及电路得状态数。通常取原因(或条件)为输入变量,结果为输出变量。2、画状态图这一步就是关键。对每一个需要记忆得输入信息用一个状态来表示,以确定所涉及电路需多少个状态。此时状态用S0、S1、…、来表示。

363、状态化简消去原始状态中得多余状态以得到最简状态图。4、状态编码给化简后得状态图中得每一个状态赋以二进制码。二进制码得位数n等于触发器得个数,它与电路得状态数m之间应满足:

375、选触发器类型6、求输出方程、状态方程、驱动方程7、画电路图8、检查自启动能力

38二、设计举例☆Moore型同步时序电路设计例1试设计一个自然态序、带进位输出端得同步五进制计数器。解:1)设定状态,作原始状态图

392)状态编码∵M=5,∴取触发器位数n=3

403)编码后状态图4)选触发器类型选用3个下降沿触发得JK触发器

41电路次态/输出()卡诺图5)求输出方程、状态方程、驱动方程方法一:

42卡诺图得分解

43由卡诺图得状态方程与输出方程:将状态方程变换为JK触发器特性方程得标准形式,就可以找出驱动方程:

44由此可得驱动方程:

45方法二:

46

47

48输出方程:驱动方程:由特性方程得状态方程:检查所设计电路就是否具有自启动能力

496)作电路图

507)检查自启动能力由状态方程可得:由此表可以瞧出,电路具有自启动能力。

518)完整状态图

52例2试设计一个模可变递增同步计数器,当控制信号X=0时为三进制计数,X=1时为四进制计数。设置