ISE-Design-Suite-14.4-新手入门自制操作手册(中文版).pptxVIP

ISE-Design-Suite-14.4-新手入门自制操作手册(中文版).pptx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

ISEDesignSuite14.4設計平台

使用介紹

1.xilinx版本

ISEDesignSuite14.4設計平台

2.平台起始畫面

3.建立專案點File?NewProject並為專案命名

4.Simulator選擇Isim內建模擬器模擬器選擇

5.Preterredlanguage選擇選擇描述語言

6.ProjectSummary專案概要

7.Test專案建立完毕Test專案建立完毕

8.專案下建立Newsource

9.專案下建立Newsource

(1)選擇VerilogModule

(2)輸入名稱

10.定義模組接腳

11.新建source概要

12.NewSource建立完毕

13.編寫範例半加器並存檔

14.ManualCompileOrder選擇性

15.在Verilogmodule直接做模擬

16.在HalfadderModule加入Newsource

17.選擇VerilogTestFicture旳Sourcetype

18.選擇Source連結性

19.VerilogTestFixtureSource概要

20.VerilogTestFixtureSource完毕後

21.ImplementationSimulation差別

22.Halfadder_vtf編寫內容

23.開始做模擬

24.發現波形不能表達半加器邏輯沒有出現波型

25.修改InputA,B變化

谢谢大家!ThankYou!

文档评论(0)

Savior + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档