第四章单极型器件.pptVIP

*TheoryofSemiconductorDevices*上面只考虑用栅极调制的沟道电阻，实际器件中，靠近源端和漏端存在串联电阻，这些电阻引起源漏接触电极和沟道之间产生电压降IR，可以认为中央区截面是“本征”JFET。具有串联电阻的JFET端跨导和端沟道电导分别为第62页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*（2）频率参数JFET的频率参数主要有两个。一个是特征频率fT，另一个是最高振荡频率fm。①特征频率fTfT的定义为在共源等效电路中，在输出端短路条件下，通过输入电容的电流等于输出漏极电流时的频率。也就是电流放大系数等于1时所对应的频率。因此，fT也称为共源组态下的增益一带宽乘积。第63页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*由于gm和Cgs都随栅压变化，使得fT也随栅压改变。当跨导达到最大值gmmax=G0，栅源输入电容达到最小值Cgsmin时，特征频率fT达到最大值，即可见，迁移率μ愈大，沟道长度愈短，则fT愈高。第64页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*但特征频率随沟道长度的缩短而提高并不是没有限制的。一是渡越时间限制，因为载流子从源端到漏端需要一定的渡越时间，在弱场情况下，μ为常数，渡越时间因此，由渡越时间τ大小决定的JFET的工作频率为渡越时间截止频率另一个限制是短沟道器件中载流子漂移速度达到饱和时的限制。此时，τ?L/VSL，由此，得到第65页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*②最高振荡频率fmfm的定义为当JFET输入和输出均共轭匹配时，共源功率增益为1时的频率。可以证明其中，第66页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*由上面分析可见，器件的特征频率fT越高，最高振荡频率fm也越高。而器件的频率特性由它自身的几何尺寸和材料参数决定。另外，由于电子迁移率大于空穴迁移率，因此，不论是Si还是GaAs材料，微波器件都采用N沟FET的结构。再由于GaAs材料中低场电子迁移率又比Si的低场迁移率大约高五倍，所以，GaAs器件的频率特性又优于Si器件。要想得到高的fm，除了提高fT外，还必须使电阻比值r1达到最佳值，将寄生电阻RG、RS和反馈电容Cgd减到最小。第67页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*8、饱和沟道电导和击穿电压在线性区，漏电导比理想的要小，这是由于串联电阻造成的。在饱和区电流恒定的近似是合理的，但实际上电流略微向上倾，即相应于非零沟道电导，这是由于有效沟道长度缩短。随着漏源电压继续增加，最终导致器件进入雪崩击穿状态，这时器件上所加的漏端栅结上的反向偏置电压等于雪崩击穿电压BVB，此时的漏源电压称为漏源击穿电压BVDS，因而显然，漏源击穿电压随栅源反偏电压的增大而减小。第68页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*（a）当漏极加上一个很小的正电位（即VDS0）时，将有电子自源端流向漏端，形成了自漏极流向源极的漏源电流IDS。这一电流在沟道电阻上产生的压降使得沟道区沿电流流动方向的电位不再相等。由于P+区可视为是等电位的，因而沿沟道长度方向栅结上的实际偏压也由原来的零偏发生了大小不等的变化：靠近源端，由于VGS?0，故空间电荷区窄而沟道厚度大，而靠近漏端栅结反向偏压大，故空间电荷区宽而沟道厚度小。当VDS小于栅结接触电位差Vbi时，沟道耗尽层的这种变化可以忽略，沟道电阻可近似地用上式表示，此时沟道电流IDS与VDS成正比。（b）随着VDS增加，耗尽层的扩展与沟道的变窄已不能忽略，沟道电阻的增加使得IDS随VDS的增加逐渐变缓，当VDS=VDSat时，沟道漏端两耗尽层相会在P点，此处沟道宽度减小到零，即沟道被夹断，P点为夹断点，在夹断点可以有一个大电流流过耗尽区，称为饱和电流IDsat。对于突变结P+N，VG＝0时，可得到相应漏电压，这个电压值称为饱和电压，式中Vbi是栅结的内建电势。第30页，共97页，星期日，2025年，2月5日*TheoryofSemiconductorDevices*（c）夹断之后，当VDS进一步增加，即VDS?VDSat