脉冲码型发生器工作原理.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

脉冲码型发生器工作原理

脉冲码型发生器是典型的用于数字波形和数字信号产生的信号产生仪器,可产生的信号:

·按要求的脉冲信号

·高速时钟信号·方波

·灵活的串行或并行位码型和数据流

脉冲码型信号参数定义

脉冲码型发生器提供对所有脉冲参数的完全控制,这些参数如定时、电平和沿,见下图所示。它可用于设置连

续或触发的脉冲流,具有适应最富挑战性应用的灵活性。可按特定应用的需要调整所有参数。与任意波形发生器不同的

是规定的最高频率不是采样率,而是矩形波输出的最高频率。

Delay-timeWidth

Delay-phaseDutyCycle

Hi

Amp

TTLorECL

LeadingEdge

LoOffset

TrailingEdge

t.

FrequencyPeriod

图1

图1脉冲参数定义

码型数据和PRBS

脉冲码型发生器不仅能产生如前所述的简单脉冲、突发和连续脉冲流。其码型能力还能产生数据信号。这一

多功能性是数字器件测试应用的关键,例如对于符合性测试。

码型模式中可实现与传统脉冲产生模式对信号输出同样的完全控制。它允许产生无数量限制的数据信号,包

括标准不归零(NRZ)信号,或具有可编程脉冲宽度和对时钟信号附加延迟的数据突发。

除用户定义数据信号外,还能产生标准的伪随机二进制序列(PRBS)。建立用户定义位码型、标准符合性

数据和PRBS的能力使脉冲码型发生器成为适应如下应用的理想信号源:

号完整性测量

收器灵敏度测试

宽度是时钟周期的倍数信号可按要求延迟

宽度和延迟可按要求设置

典型脉冲发生器模式宽度和延迟可按要求设置

图2码型/数据/PRBS的信号参数

脉冲码型发生器提供产生数字总线器件测试所需数据包的所有工具:集成码型编辑器,PC基图形增强数据和码型管理软件,分段循环特性和硬件产生PRBS。

因此工程师能迅速洞察他们的数字总线器件一包括用于如下总线的器件:

因此工程师能迅速洞察他们的数字总线器件一包括用于如下总线的器件:

·USB2.0

·SerialATA

·PCIExpress

·Firewire和其它

·Firewire和其它

这些工具可用于容易地执行所有测量,从物理层表征、信号完整性和抖动测量到全面的标准一致性测试。

脉冲码型发生器的抖动产生能力

脉冲码型发生器的抖动产生能力

抖动插入能力可用于抖动容限测试。81133A和81134A的目标应用包括物理层表征,以及信号完整性

和抖动测试。81134A还是推荐用于PCIExpress和SerialATA一致性测试的解决方案。注入方法:使用延迟控制输

入和外调制源,通过修改抖动大小和形状进行加压或应力测试。

33250A调制源

81133A/34A脉冲码型发生器

抖动输入

被测装置

参考时钟

Infiniium示波器(54855A)或DCA-J(86100C}

用矩形波调制抖动

t8an

t

8an□tr狮

用正弦波调制抖动

ar

artcsitn0me

用噪声调制抖动

图3

图3抖动注入方法和结果

脉冲码型发生器电路结构

脉冲码型发生器电路结构原理如下图所示,包括时钟产生部分,内存和逻辑部分,信号形状控制部分。

DELAY

DELAYwDTH复0PE

Pn

格meryOptionalzndchahne

Reference

DELAYWIDTHSLOPE

cLKOUT

Pattem

Memory

CtdrolSTROBEOUT=t?

Logic

图4脉冲码型发生器电路结构原理

TRIGGER

IN

clock

Internal

CLKIN

Timing

ouT

t2

our

文档评论(0)

乐毅淘文斋 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8121131046000040

1亿VIP精品文档

相关文档