条形码模块的电压降分析与优化.pdfVIP

信息工程

条形码模块的电压降分析与优化

雷传煌，王仁平，卢朝辉

（福州大学物理与信息工程学院，福建福州，350108）

基金项目：福建省自然科学基金项目（2023J01398）。

摘要：在集成电路的实际运用中，由于电压的不稳定和芯片电流密度的提升，容易导致电压降过大，从而影响芯片的性能和可靠性。

为了提高集成电路的性能和可靠性，需要对电路中的电压降进行分析和优化。本文基于中芯国际55nm工艺完成了一款条形码模块的物

理实现，结合业界主流EDA工具的自动化修复流程对其电压降进行分析和优化，在静态电压降和动态电压降分析过程中电压降分别降低

了21.37%和27.79%，最终达到签核要求。与传统手动修复电压降的方法相比，该方法可以有效减小修复电压降过程中对绕线资源的占

用，达到提高芯片有效利用率的目的。

关键词：功耗优化技术；动态电压降；静态电压降；电压降分析

0引言R11R12R13R14

VDDPad

近年来，随着半导体工艺由微米级进入到纳RI1I2I3I4

米级的发展，芯片的集成度越来越高，单位面积B1B2B3B4

的功率密度和电流密度不断上升，容易在大规模

集成电路的电源网络产生严重的电压降问题，进VSSPad

R21R22R23R24

而导致芯片功能失效[1]。因此，在先进工艺下流

图1 电源网络示意图

片前对大规模集成电路进行电压降分析是必不可

[2]端会有部分电压反弹，这一现象被称为电压降[3]。电压降具

少的。

为了修复电压降违例，在传统优化电压降过程中，需要体分为电源电压降落（VDDDrop）和地线电压反弹（VSS

[4]

Bounce）。

现在专业的电压降签核工具中进行分析电压降结果，然后返

芯片中的电压降不仅与电流密度和金属互联线的电阻率

回到PR工具中手动调整和修改layout，该方法过程繁琐，

有关，还和芯片上标准单元和宏单元的工作状态有关。图1

且手动修改layout对绕线资源的占用太多。本项目结合主

是电源电流经由PAD到达各个标准单元的电源网络示意图，

流电压降签核工具Redhawk的自动化修复流程，可以直接

其中R11~R14为电源线上的寄生电阻，R21~R24为地源线上的

在该工具中进行layout的修改，并在达到电压降修复的过

寄生电阻，B~B为该电源网络上的标准单元，I~I分为标

程中减小对绕线资源的