- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
fpga综合试题和答案
一、基础概念题(共30分)
(一)填空题(每空2分,共10分)
1.FPGA内部的基本逻辑单元(CLB)通常由______、______和______三部分组成,其中______用于实现组合逻辑功能,______用于存储时序逻辑状态。
2.VerilogHDL中,`always@(posedgeclkornegedgerst_n)`表示的触发条件是______。
(二)选择题(每题3分,共9分)
1.以下关于FPGA和ASIC的描述,错误的是()。
A.FPGA支持现场可编程,ASIC为专用集成电路
B.FPGA的设
您可能关注的文档
最近下载
- 电力锅炉压力容器安全监督管理工作规定2000.465.pdf VIP
- 高考英语读后续写(动作描写).docx VIP
- T CSES 101—2023 大气环境健康风险地图编制技术指南.pdf VIP
- 贵州省中医药管理局直属事业单位招聘考试真题2025.docx VIP
- 功德碑撰写范文.pdf VIP
- INOVANCE汇川MD600系列紧凑型变频器综合手册-中文.pdf VIP
- 幼儿园大班拼音连线|图片素材打印【幼儿教案】.doc VIP
- JTS_T 226-2021 水运工程自密实混凝土技术规范.docx VIP
- 盒马鲜生“最后一公里”配送路径优化研究—以深圳市3区为例.docx VIP
- 小农水工程验收监理工作报告.doc VIP
原创力文档


文档评论(0)