课程设计(555时基电路).pdfVIP

555时基电路的研究与应用

一、仿真目的

1、熟悉555型集成时基电路结构、工作原理及其特点

2、掌握555型集成时基电路的基本应用

二、设计指标要求

555时基电路是一种双极型的时基集成电路，工作电源为4．5v～18v，输出

电平可与TTL、CMOS和HLT逻辑电路兼容，输出电流为200mA，工作可靠，使用

简便而且成本低，可直接推动扬声器、电感等低阻抗负载，还可以在仪器仪表、

自动化装置及各种电器中作定时及时间延迟等控制，可构成单稳态触发器、无稳

态多谐振荡器、脉冲发生器、防盗报警器、电压监视器等电路，应用及其广泛。

为了便于分析和识别电路，更好的理解555电路，按555电路的结构特点进行分

类和归纳，总结555时基电路的各种应用。

三、电路图设计原理

集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中

规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，

由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型

和CMOS型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最

后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或

7556，二者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时

器。556和7556是双定时器。双极型的电源电压VCC＝+5V～+15V，输出的最大

电流可达200mA，CMOS型的电源电压为+3～+18V。

1、555电路的工作原理

555电路的内部电路方框图如图1－1所示。它含有两个电压比较器，一个

基本RS触发器，一个放电开关管T，比较器的参考电压由三只5KΩ的电阻器构

成的分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2

21

VV

的反相输入端的参考电平为3CC和3CC。A1与A2的输出端控制RS触发器状

态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平

2

V

CC

3时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；

1

V

CC

当输入信号自2脚输入并低于3时，触发器置位，555的3脚输出高电平，

同时放电开关管截止。

R是复位端（4脚），当R＝0，555输出低电平。平时R端开路或接VCC。

DDD

2

V

CC

VC是控制电压端（5脚），平时输出3作为比较器A1的参考电平，当5

脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控

制，在不接外加电压时，通常接一个0.01μf的电容器到地，起滤波作用，以消

除外来的干扰，以确保参考电平的稳定。

T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。

555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电

容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成

从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密

特触发器等脉冲产生或波形变换电路。

图1－1555定时器内部框图及引脚排列

表1555定时器的功能表