计算机技术及其应用.pptVIP

计算机技术及其应用主讲教师：毕宏彦**Email：*时间：hybi@mail.xjtu.edu.cn计算机技术及其应用第1页，共23页，星期日，2025年，2月5日本讲内容提高计算机速度的方法最新两款微机处理器介绍微型计算机的存储器第2页，共23页，星期日，2025年，2月5日本讲内容提高计算机速度的方法最新两款微机处理器介绍微型计算机的存储器第3页，共23页，星期日，2025年，2月5日提高计算机速度的方法1增加计算机的位数2改进电路，提高门电路翻转的速度，提高工作频率3采用多总线结构，实现多级流水线作业4采用大容量的片内存储器(片内cache)5采用快速执行引擎技术，对片内外存储器的访问，采用DDR技术，提高访问速度6采用分支预测技术7采用多CPU结构第4页，共23页，星期日，2025年，2月5日增加计算机的位数可以提高速度。例如对于一个32位的数据的传送，8位机需要传输4次才能完成，而32位机一次就可以完成；对于一个16位数X16位数的乘法，8位机要进行几十次运算才能完成，而一个带有16位X16位乘法器的DSP一次就可以完成。1增加计算机的位数第5页，共23页，星期日，2025年，2月5日2.改进电路，提高门电路翻转的速度，提高频率改进电路提高速度的方法主要有：(1)将芯片内的电路单元尤其是三极管的PN结做的更小更薄，使得PN结的结电容很小，在电路翻转时需要泄放的电荷量更少，翻转就更快。(2)降低工作电压，电压越低，所有晶体管的结电容上存储的电荷就更少，更容易泄放，翻转更快。电路的翻转速度加快，频率就会上去。第6页，共23页，星期日，2025年，2月5日3采用多总线结构，实现多级流水线作业处理器内部采用多总线结构，各套总线并行工作，例如在CPU内部设计了访问内部指令Cache的总线、访问内部数据Cache的总线、访问片外存储器的总线、CPU与主板上芯片组的交互总线等，每套总线包括了地址总线、数据总线和控制总线三种。处理器内部的多个执行单元可以同时执行多条指令。Pentium有两条分别称为U和V的指令流水线，各自有独立的算术逻辑单元ALU及高速缓存结构。Pentium采用双流水线并行作业的方式，它能在每个时钟周期内同时执行两条指令。此外，还有一个执行单元，保证同时完成一条浮点运算指令。多级流水线技术可以加快指令的执行速度，但并不是说流水线级数越多，处理器的速度就越快。例如，毒龙处理器V1.3采用10级流水线结构，奔腾系列V1.7采用20级流水线结构，但经过测试，V1.7的速度仅相当于毒龙处理器V1.3的70%，其原因在于20级流水线，一旦指令的分支发生变化，指令预取和预译码等一系列预操作就作废了，使得总效率下降较多。第7页，共23页，星期日，2025年，2月5日4.采用大容量的片内存储器(片内cache)一个Cache用于指令高速缓存，另一个用于数据高速缓存。这两个高速缓存可同时存取，前者可提供多达32位的原始操作码，后者每个时钟周期内可以提供两次存取的数据。这种双路高速缓存结构减少了争用高速缓存所造成的冲突，改进了处理器的性能。第8页，共23页，星期日，2025年，2月5日5.采用快速执行引擎技术对片内外存储器的访问，采用DDR技术，即在一个时钟周期可以访问2次存储器，在时钟的上升沿一次，下降沿一次，大大提高了访问速度。此即为所谓的快速执行引擎。

第9页，共23页，星期日，2025年，2月5日6.采用分支预测技术为了减少由于执行了转移指令而导致流水线的效率损失，Pentium采用分支预测技术来动态预测指令的目标地址，从而节省了CPU的执行时间。通常在用户程序中包含不少的条件转移指令，在流水线计算机中，这些转移指令由于产生分支可能使预取指令和预译码指令作废。Pentium内部有两个预取指令缓冲队列，在执行条件转移指令前，一个以顺序方式预取指令，一个以转移方式预取指令，后者也称为分支目标缓冲器BTB(branchtargetbuffer),这是一个小的Cache,它基于转移指令，尤其是循环转移的固有特点。可以认为在大多数情况下，当一条转移指令被再次执行时，其成功与否及转移目标均与上次相同。据此可构造动态的分支目标预测硬件。BTB是一种效率较好的硬件机制，统计表明BTB的容量较大时(如超过256项)预测准确率可达90%。通过这种动态分支预测技术，不管是否产生转移，所需指令都在执行前预先取好。第10页，共23页，星期日，2025年，2月5日7.采用多CPU结构最新的微机采用了多处理器(多核)技术，例如双核、3核、4核等，使微机的数据处理能力进一步增强，对微机的