数字电子技术基础课件：第三章硬件描述语言VHDL基础.pptVIP

第三章硬件描述语言VHDL基础;章节目录3.1硬件描述语言概;3.1硬件描述语言概述可编程;目前常用的硬件描述语言有两种V;VHDL语言的IEEE标准V;章节目录3.1硬件描述语言概;3.2VHDL语言程序结构五;【例3-1】2选1数据选择器的;--2to1muxV;ARCHITECTUREst;EDA工具软件QuartusI;1行是注释，用“--”引头2;三方面内容3.2.1实体说明;3.2.1实体说明【格式】E;【例】4位纹波加法器的实体说明;实体名由用户自定义，必须和主文;1.类属说明语句GENERIC;2.端口说明语句【格式】POR;端口名是输入输出信号的名字。模;3.2.2结构体【格式】AR;ARCHITECTURE是关键;【例3-2】一个RS触发器的结;【例3-3】一个RS触发器的结;【例3-4】一个全加器的VHD;3种常用的子结构描述方式进程语;进程(PROCESS)语句结构;【例3-7】带敏感信号表的进程;3.2.3包集合、库及配置1;VHDL提供的标准包集合： S;常用的数据类型（整数、实数、B;【包集合结构格式】PACKAG;【例3-10】自定义包集合的例;--包集合体PACKAGEB;USEWORK.examp;2.库（Library）【格;IEEESTD_LOGIC_1;3.配置语句（Configr;章节目录3.1硬件描述语言概;3.4VHDL语法基础3.4;3.4.1标识符和保留字规则;2.保留字表3-3常用保留;3.4.2数据对象对象有四种;1.常数CONSTANT;2.变量VARIABLE变;【变量赋值格式】变量名:=表;3.信号SIGNAL信号;【信号赋值格式】信号名=表;变量是局部的，信号是全局的；变;3.4.3数据类型Scala;已经在标准数据包STANDAR;整数（INTEGER）（属于：;2.实数（REAL）（属于：;3.BIT（属于：标量型→;4.布尔型（BOOLEAN）;5.STD_LOGIC和S;6.字符（CHARACTER;7.时间型（ TIME）（属;8.错误等级（SEVERIT;9.自然数（NATURAL）;以上是已经在标准数据包STAN;TYPEalu_opIS;3.4.4数据类型的转换自学;3.4.5运算操作符5类运算;可以对BIT，BOOLEA;2.算术运算符+–+–*/m;3.关系运算符=/==;4.并置运算符并置sel;5.移位运算符sllsrls;运算符的优先级见P.115;章节目录3.1硬件描述语言概;3.3VHDL常用语句仿真时;3.3.1并行语句ARCHI;进程语句并行信号赋值语句元件例;1.进程语句【格式】[进程标;【例3-7】带异步复位功能的D;当敏感信号发生变化时，执行进程;2.并行信号赋值语句并发信号;②条件信号赋值语句【格式】目标;【例3-11】用条件信号赋值语;③选择信号赋值语句【格式】WI;【例3-12】用选择信号赋值语;3.元件例化语句元件例化语句;【格式】COMPONENT;【例3-14】用元件例化语句描;dffs0s1clkdff1d;元件名必须与底层文件的实体名一;4.生成语句非重点不讲;ARCHITECTURE;3.3.2顺序语句顺序语句是;顺序赋值语句WAIT语句IF语;1.顺序赋值语句变量赋值语句信;②信号赋值语句【格式】目标信;2.WAIT语句【格式】WAI;3.IF语句IF语句是一种条件;【格式】IF条件THE;顺序处理语句dClkq当条件满;【格式】IF条件THE;【例】用IF…THEN…;ARCHITECTUREbe;【格式】IF条件1TH;条件1优先级高条件2优先级低还;【例】4选1数据选择器的VHD;3.4.2顺序语句条件不完整;4. CASE语句【格式】CA;顺序处理语句1满足条件1顺;【例3-19】用CASE语句实;无标题;CASE语句的各条件表达式是同;5. LOOP语句【格式】[L;【例3-20】用FOR…LO;【格式】[LOOP标号:]W;【例3-21】用WHILE…L;归纳一下：前面介绍的IF语句、;6. EXIT语句【格式】EX;7. 断言语句（ASSERT）;【例3-22】使用ASSERT;VHDL语言的三种描述方式数据;数据流描述方式的2选1数据选择;结构描述方式的2选1数据选择器;主要采用元件例化语句，说明元件;LIBRARYIEEE;US;三种描述方式的比较描述方式优点;实际程序中往往几种描述方式混合;VHDL语言的可综合性一部分;章节目录3.1硬件描述语言概;3.5组合电路的VHDL描述1;综合结果;2.【例】4-