原理图输入设计方法.pptVIP

仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形技巧：选中合组的引脚，单击右键，选择EnterGroupCiABSCo00000001100101001101100101010111001111113．3数字电子钟设计3.3.160进制计数器设计1、六进制计数器设计（1）数据选择器设计2选1的数据选择器的输入输出引脚如下：控制线1条定义为s；数据输入线2条定义为d0,d1；数据输出线1条定义为y；其真值表如表3-2所示：表3-22选1数据选择器真值表控制线输出线sy0d01d1设计电路图如图3-28所示：图3-282选1数据选择器电路图（2）六进制计数器的真值表上周期输出控制线输入值输出q2q1q0clkclrnloadend2d1d0q2q1q0ⅹⅹⅹⅹ0ⅹⅹⅹⅹⅹ000ⅹⅹⅹ↑10ⅹabcabcq2q1q0↑110ⅹⅹⅹq2q1q0000↑111ⅹⅹⅹ001001↑111ⅹⅹⅹ010010↑111ⅹⅹⅹ011011↑111ⅹⅹⅹ100100↑111ⅹⅹⅹ101101↑111ⅹⅹⅹ000（3）6进制计数器设计利用数字电路设计方法可设计出各触发器的D输入端的驱动方程分别为：根据以上驱动方程可设计出图3-29所示的电路图。（4）仿真6进制计数器建立波形仿真文件，设置输入信号，如图3-30所示，可以看出，输出信号符合设计要求。2.六十进制计数器设计（1）六十进制计数器的真值表控制端十位预置个位预置十位输出个位输出clkclrnldnendb[2..0]da[3..0]qb[2..0]qa[3..0]ⅹ0ⅹⅹⅹⅹ00↑10ⅹbaba↑110ⅹⅹq（不变）↑111ⅹⅹq=q+1（最高数到59）（2）六十进制计数器设计EndTimeFile-EndTime输入仿真截止时间，默认1us设置观察时间范围的意义观察时间范围TimeRange:规定仿真波形的可观察范围，要求TimeRange=EndTime。(如何设置TimeRange？)TimeRangeView-TimeRange输入可见的时间范围8.选择器件再次编译！9.引线端子适配按下分配引脚方法一：鼠标拖动方法二：锁定方法Assign－Pin/Location/Chip注意分配引线端子后一定要重新编译同理，对原理图做任何修改后，也一定要重新编译10.时序仿真和延时分析11.器件编程（下载）12.器件测试GW48系列实验开发系统创建自己的元件首先先检查自己的元件有无错误SaveCheck3.21位全加器设计1位加法器的功能：实现两个1位二进制数相加半加器全加器只考虑本位两个一位二进制数A和B相加,而不考虑低位进位既有本位两个一位二进制数A和B相加,又有低位进位Ci1位半加器的真值表ABSCo0000011010101101表中的A和B分别表示两个相加的一位二进制数,S是本位和,Co是进位位。S＝AB+AB=A+BCo=AB1位全加器的定义全加：将本位两个1位二进制数和来自低位的进位位相加令A和B分别为两个相加的1位二进制数,Ci是来自低位的进位位;S是本位和;Co是进位位。全加器的真值表CiABSCo0000000110010100110110010101011100111111S的卡诺图Co的卡诺图原理图底层电路设计原理图由若干个元件组合而成，当有些元件是多个简单元件的组合电路时，为了精确仿真组合元件的特性，必须单独设计组合元件的原理图设计，这种设计称为底层电路设计。原理图顶层电路设计当所有的底层元件多设计完毕并生成包装好的单一元件后，再设计一个总原理图，把所有的底层元件调出来